Привет All.
Помогите нейтрализовать индуктивность вывода. Есть шина данных 100МГц (двунаправленная). На этой шине в находятся в порядке следования DSP - FPGA1 - SDRAM - FPGA2. Топологически импеданс линии 70 Ом. Это так для справки. Линия согласована. Индуктивности/емкости выводов DSP - 3.6нГн/3пФ, SDRAM - 4нГн/4пФ, FPGA (PQFP208) - 14.5нГн/7пФ. Пока нет FPGA1 (между DSP и SDRAM) линию удается хорошо согласовать - фронты гладкие, вершины достаточно плоские, выбросы незначительные. Стоит подключить FPGA1 - все разваливается - на FPGA1 появляется сильный звон, сопоставимый с амплитудой сигнала, на FPGA2 на фронте и спаде появляются ступеньки со склонностью к зазубрине, находящиеся в зоне неопределенности. Детальный анализ ситуации показал, что виновата индуктивность вывода FPGA (14.5нГн). Проба применения другого корпуса (BGA) с индуктивностью вывода 4нГн полностью решает проблему, но BGA применять не хотелось бы из-за трудностей монтажа. Ситуация осложняется также двунаправленностью линии, т.е. применение резистивных согласованных разветвителей результата не дает. Емкостной шунт около FPGA1 улучшает картину в середине линии, но существенно искажает края. В умных книжках по SI ответа на данный вопрос не нашел.
Помогите разобраться.
Спасибо.

Ни в каких книжках ответ на свой вопрос и не найдёте, просто потому что в правильных книжках рекомендуют никогда не далать такие шины к у Вас. Если шина аж в 100МГц - её ни в коем случае нельзя разводить на несколько приёмников, тем более если шина двунаправленная. Исключение составляют шины с дифференциальными сигналами. В Вашем случае никакими способами на таких частотах Вам не удасться получить хороший сигнал на всех приёмниках одновременно. Выравнивая сигнал в одном месте - в другом будет лезть "грязь".
А если у вас шина ещё и разведена ветвями, а не последовательным обходом нагрузок - то вообще беда.
В Вашем случае можно попробовать моделированием с учётом топологии подобрать какие-либо паразитные "добавки" в схему, но вообще говоря маловероятно что что-то получится.
Либо снижайте частоты, либо переделывайте проект. Шины в 100МГц надо делать по принципу "из точки в точку", тем более двунаправленные. Либо делать их дифференциальными с хорошим согласованием.

А вообще такие проблемы можно отсекать ещё на этапе создания электрической схемы путём моделирования.

Если у Вас как-нибудь всё-таки получиться исправить ситуацию - поделитесь пожалуйста, я думаю это будет интересно не только мне.

Soglasen na 200%, toljko prichem zdesj 100 MHz. Problemy SI sozdaet "rise/fall time", a wowse ne chasota. Esli shina 10 KHz, no rise/fall times porjadka 500 pS - problema ne ischeznet. Edinstwennoe, chto s umenjsheniem chastoty u Was pojawljaetsja wremja dlja "uspokoenija" zwona...

Попробуйте ввести около индуктивных выводов (последовательно) небольшие сопротивления ~ 10-30 Ом. Должно помочь.

Странное дело, а как же 66МГц на материнках делают? Пять PCI слотов, все на одной шине, и всё работает. Как-то можно все это побороть.
А изменение длины участков шины случайно не поможет? Хотя не думаю что у Вас там метры расстояние между чипами.

Несколько дней назад начал как раз с двух кристаллов на линии. Это работает железно. SDRAM серьезно не портит картину, а вот включение FPGA между DSP и SDRAM... Уже пройдены этапы резисторов, индуктивностей, емкостей, линий с разными импедансами, резистивных ответвителей, последовательной шины, ветвистой шины. Моделирование в SQ и PSpice. Модели от производителей. Результат практически нулевой: голову вытащишь - хвост увязнет и наоборот. Резисторы бесполезны т.к. малые номиналы не дают эффекта, а большие не дают прокачать шину. Наилучший результат все-таки дают резистивные ответвители.
Но ведь в примерах от AD есть платы, где на одной шине 2 DSP и 2 SDRAM, 9 DSP. Значит не все так плохо??? Есть видимо методы.
Кстати нашел. Некто www.plexus.com говорит, что единственно возможная в данном случае топология - звезда. Приводят пример 9 DSP, 2 SDRAM. См. файл. Надо попробовать. А вдруг получится.

Сообщение отредактировал Paul - Sep 14 2005, 13:03

Если можно - киньте ссылку на эти примеры, интересно взглянуть...

По своему опыту - делал шину, правда не двунаправленную, один источник три приёмника (среди которых был и FPGA). Частота 100МГц. При корректной разводке (короткие проводники, последовательный обход приёмников, 33 Ома на выходах источника, сама линия 50 Ом, многослойная плата, сплошной слой земли под сигнальными проводами) - работает. Достаточно не выполнить любое из этих условий - уже не работает. Очень сказываются Т-образные ответвления в линии передачи сигнала - убивают всё сразу. Именно поэтому важен последовательный обход нагрузок.

Ура! Я ее победил! Всем спасибо. Топология - равнолучевая звезда с RC терминатором (50 Ом, 330пФ) в центре. В данном случае на индуктивность вывода наплевать! Она не участвует в распространении сигнала, а терминатор в центре душит отраженку. Ко всем приемникам сигнал приходит одновременно. Линии сейчас 50 Ом, но, думаю и 70 Ом вполне потянет. При использовании FPGA в корпусах BGA256 терминатор можно подключать через линию того же импеданса длиной до 10мм. На модели разницы не заметно. Особенность - лучи одинаковой длины и в центре только терминатор. Хочу попробовать и лучи разной длины, но это позже.

Добавлю еще замечания. Лучи разной длины не работают (сильно звенит)! Параллельные терминаторы на концах линий тоже не работают! К импедансу линий эта топология нечувствительна, главное согласованный терминатор в середине! Причем не обязательно RC, можно просто шунт. Последовательные резисторы возле кристаллов позволяют корректировать величину выбросов, так что желательно их закладывать в топологию.
Ну вот, пожалуй и все. Вопросы... Предложения...

iz lichnogo opyta
delat' mozhno vse zvezda cepochka i tak dalee i tomu podobnoe.
odno no, nado prosto ponimat' chto delaesh'.
ja dlaj podobnyx veshej dostaja knizhku po antenam i svjazi KV UKV.
tam takix kombunacij chto i kak soglasovat' na vse sluchai ot plat net bolshoj raznicy.

Спасибо. Изучим.

2 Paul
А сколько разрядов шина, не слишком ли много места на плате такие "звезды" занимают?

32 данных, 32 адреса и несколько управления. Разложилось в 2х слоях. Не так уж и много заняло площади, если учесть, что иного выхода все равно нет. Работает только такая схема, другие очень искажают сигнал.

Т.е. у Вас двухслойка? Дык тогда SI анализ филькина грамота.

Нет, не 2х слойка, а 8ми слойка, но сигнальных слоев пока 2, остальные питание и земля, т.к. надо 6 питаний ну и, по крайней мере 1 земля.