реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Специалисты по XILINX...Подскажите по опции Registers IOB Packing
Singer
сообщение Dec 4 2008, 08:41
Сообщение #1


Участник
*

Группа: Свой
Сообщений: 52
Регистрация: 13-11-07
Пользователь №: 32 296



Здравствуйте! Вот возник вопрос. У Ксайлинкса в опциях мэппера есть такой пункт - Perform registers and latches packing into iobs. Эту опцию рекомендуется включать для достижения наилучших скоростных результатов на внешних шинах. Я так понимаю что при этом триггера которые соединены с IOB просто переносятся в эти самые IOB, так? Вот возникает вопрос, а что происходит при включении этой опции, когда в VHDL коде между последним триггером и выходным пином присутствует комбинаторная логика? Он что, все равно добавляет регистр в IOB(несанкционированная задержка на такт!) или оставляет все как есть?
Go to the top of the page
 
+Quote Post
makc
сообщение Dec 4 2008, 09:01
Сообщение #2


Гуру
******

Группа: Админы
Сообщений: 3 621
Регистрация: 18-10-04
Из: Москва
Пользователь №: 904



Комбинаторная логика не дает мапперу помещать триггеры в IOB. Т.е. все остается как есть.


--------------------
BR, Makc
В недуге рождены, вскормлены тленом, подлежим распаду. (с) У.Фолкнер.
Go to the top of the page
 
+Quote Post
Boris_TS
сообщение Dec 4 2008, 09:03
Сообщение #3


Злополезный
****

Группа: Свой
Сообщений: 608
Регистрация: 19-06-06
Из: Russia Taganrog
Пользователь №: 18 188



Цитата(Singer @ Dec 4 2008, 12:41) *
Вот возникает вопрос, а что происходит при включении этой опции, когда в VHDL коде между последним триггером и выходным пином присутствует комбинаторная логика? Он что, все равно добавляет регистр в IOB(несанкционированная задержка на такт!) или оставляет все как есть?

ISE никакой отсебятины не добавляет.

Если может затолкать триггеры в IOB, то заталкивает. Если ей что-то помешает запихнуть триггер в IOB, то может выдать предупреждение вида: "вот если бы не то-то, то этот триггер прекрасно бы залез в IOB".

Рекомендую поглядывать FPGA Editor'ом на получившийся результат. И если чего не запихнулось в IOB - анализировать причины.

Ну а чтобы у меня не было каких-либо проблем, то я еще в и HDL описании вставляют все на интересующие меня регистры (триггеры) атрибут IOB=true.
Go to the top of the page
 
+Quote Post
DmitryR
сообщение Dec 4 2008, 09:05
Сообщение #4


Профессионал
*****

Группа: Свой
Сообщений: 1 535
Регистрация: 20-02-05
Из: Siegen
Пользователь №: 2 770



Цитата(Singer @ Dec 4 2008, 11:41) *
Я так понимаю что при этом триггера которые соединены с IOB просто переносятся в эти самые IOB, так? Вот возникает вопрос, а что происходит при включении этой опции, когда в VHDL коде между последним триггером и выходным пином присутствует комбинаторная логика?

В этом случае триггер не является соединенным с IOB и следовательно (сюрприз!) в него не переносится в силу невозможности этой операции.
Go to the top of the page
 
+Quote Post
Singer
сообщение Dec 4 2008, 09:29
Сообщение #5


Участник
*

Группа: Свой
Сообщений: 52
Регистрация: 13-11-07
Пользователь №: 32 296



Спасибо за ответы! Просто Precision 2007 был пойман на несанкционированном ретайминге (глобально ретайминг был запрещен, но в одном месте он упорно вставлял триггер (которому при этом красноречиво ставил название типа origsig_retimed), которого в коде не было, при этом логика работы разваливалась, пришлось принудительно поставить атрибут dont_retime на этот сигнал). После этого дую на воду smile.gif Кстати никто не сталкивался с таким? Это у меня был пока единственный случай такой самодеятельности, но неприятный.
Go to the top of the page
 
+Quote Post
avesat
сообщение Dec 4 2008, 11:18
Сообщение #6


Знающий
****

Группа: Свой
Сообщений: 589
Регистрация: 14-08-05
Из: Украина
Пользователь №: 7 621



Всегда смотреть FPGA Editor -ом на кристалл.


--------------------
"Мы будем играть, пока не треснут наши гитары, и все те, кто любит рок - я отдаю вам честь!" AC/DC
Go to the top of the page
 
+Quote Post
andrew_b
сообщение Dec 4 2008, 11:53
Сообщение #7


Профессионал
*****

Группа: Свой
Сообщений: 1 975
Регистрация: 30-12-04
Из: Воронеж
Пользователь №: 1 757



Цитата(avesat @ Dec 4 2008, 15:18) *
Всегда смотреть FPGA Editor -ом на кристалл.
Это экстремизм. sad.gif Всё хорошо видно в отчёте map. В Section 6 есть этого отчёта таблица, в таблице есть колонка "Reg (s)".
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 25th July 2025 - 22:45
Рейтинг@Mail.ru


Страница сгенерированна за 0.01421 секунд с 7
ELECTRONIX ©2004-2016