1) подскажите, почему после выключения питания, прошивка в фпга слетает?
2) и как сделать так, чтобы прошивка оставалась там (пока я сам не захочу ее сменить) ?

и еще один вопросик. У кого есть данный кит - поясните, плиз, смысл этой таблицы - Table 4-1: Spartan-3E Configuration Mode Jumper Settings (Header J30 in Figure 4-2), я не понимаю.

-спасибо

Добрый вечер.
Прошивка, загруженная в FPGA теряется при выключении питания.
Ее, в отличие от CPLD, надо после включения питания загружать снова.
Для этого используются разные методы, в том числе специальные "загрузочные"
ПЗУ-шки. Наверняка на этом КИТе такая есть. Они тоже прошиваются кабелем-программатором.
Почитайте внимательно doc. Конкретно этот КИТ я не видел, поэтому точнее не скажу.
Удачи


И еще, в той таблице наверняка приведен список возможных режимов загрузки FPGA.
Скачайте с сайта Xilinx файл ug332.pdf, там все написано

Некорректная градация. И FPGA, и CPLD могут иметь внутри флэш или теневое ОЗУ. У спартанов внутри теневое ОЗУ, поэтому при включении питания прошивка (конфигурация) загружается снаружи (из ПЗУ, флэши и т.д.)

Есть ПЛИСы, у которых вместо ОЗУ флэшь, их достаточно прошить один раз.


Есть несколько режимов загрузки - мастер/слэйв, параллельный/последовательный и другие. Читайте даташит и мануалы.