Доброго времени суток.
===
Друзья. Какой частоты выборок можно добиться на встроенном АЦП по 2м каналам. И какие погрешности при этом?
===
Заранее спасибо за ответы.

К сожалению, телепаты, по прибытию из затяжного летнего отпуска, сразу же впали в зимнюю спячку.

А по сему подробно опишите, что Вы хотите узнать, т.к. у Spartan, Spartan-XL, Spartan-2/2E и Spatran-3/3e/3A/3A-DSP встроенных АЦП НЕТ и не предвидятся.

Прошу прощения.
http://www.xilinx.com/products/devkits/HW-...3A-SK-UNI-G.htm - смотрел эту платку и подумал, что ацп встроенные . Просматривал описание на спартан 1-го покаления и про ацп ничего в нем не нашел и поэтому решил спросить.
===
А вопрос тогда у меня такой:
С какой максимально возможной частотой можно опрашивать внешнее ацп с помощью ПЛИС и складировать во внутреннюю память (ПЛИС) результаты?

Со скоростью работы входных каскадов (входных буферов + входных триггеров). Для Spartan-3x можно назвать предварительную цифру в одну-две сотни мегагерц без использования DDR режима. Т.к. Вы не указали конкретное семейство ПЛИС, то точнее сказать не могу.


Забудьте Spartan и Spartan-XL, как страшный сон. Начиная с Xilinx ISE (они начались с версии 5.1) эти семейства не поддерживаются.
Spartan-2/2e уже не рекомендованы к применению в новых проектах (единственным серьезным плюсом по сравнению со Spartan-3x для Spartan-2 является 5В толерантность, а для Spartan-2e поддержка Xilinx LVPECL).

А с использованием DDR? И можете сказать семейство ПЛИС на котором можно выборки с частотой 250МГц получать?

Я выбираю пока.


Почему? Мне цена у них нравится. В чем могут быть проблемы?


?


Их прекращают выпускать?

Ну... т.к. DDR - это Double Data Rate, то при аккуратном подходе (в теории) можно получить удвоенную скорость передачи данных - посмотрите втруктуру IOB (Input/Output Block) для Spartan-3x.


Теоретически можно заставить Spartan-3x получать по параллельной шине такой поток данных... но прийдется изрядно потрудиться.
Тут я бы подошел с другой стороны проблемы: а какие электрические стандарты передачи данных Вы собираетесь использовать ??! Ведь АЦП он не ПЛИС - не может менять стандарт передачи сигнала.., то что в него заложили - то и есть: а соответственно ПЛИС надо выбирать поддерживающую данных стандарт передачи данных.

Да и если прикинуть... 250Мгц*8бит (вроде меньше не серьезно, а существенно больше врятли будет), то получается где-то 2 ГБит/с - что Вы собираетесь делать с этим потоком данных ?!!


Для меня это заявление слышать странно..... ну что тут можно ответить, читайте DataSheet на семейства и сравнивайте (и не забудь заглянуть в раздел Switching Characteristics - там находиться информация о предельнодостижимых временных характеристиках работы ПЛИС). А еще см. ответ чуть ниже.


Design Entry для САПР Xilinx до версии 5.x (назывались они Xilinx Foundation Series, если мне не изменяет пямять) делала ALDEC Inc.
Начиная с версии 5.1 Design Entry для САПР Xilinx разрабатывается компанией изменил Xilinx, ну и название изменилось на Xilinx ISE (а также при этом переходе отпала поддержка старья XC4000, Spartan (первый), Spartan-XL; из FPGA остались только Spartan-2 (и новее) и все Virtex).


У Xilinx есть несколько стадий жизни продукта:
New - Свеженький (наверное содержит ошибки),
" " - просто производится,
Not Recomended for New Design - не рекомендован для новых проектов (может в скорости попасть в следующую категорию, а может просто надо проталкивать на рынок более новое семейство),
Under Obsolute - скоро будет снято с производства.
Obsolute - снимается с производства.

Т.к. Вы находитесь в группе "Свой", а с ПЛИС похоже не работали... то скачайте свеженький Xilinx ISE, возьмите самый мелкий Spartan-3E/3A и попробуйте сделать самый простой проект... очень много "странных" вопросов отвалиться у Вас сами собой.

Может имелись ввиду АЦП на отладочной плате?

Понял. Спасибо огромное!



нет