В проекте имеется 3 памяти: 2 ОЗУ и один ПЗУ, XST упорно не хочет размещать их на блочку и пихает в луты.

Можно ли принудительно заставить синтезировать память на BlockRAM ? иначе занимает пол кристалла.

Конечно, можно. Сначала надо прочитать туториал на xst. Там есть примеры кода.

Описание памяти делалось по их шаблону (кнопочка с лампочкой )

Сообщение отредактировал Andrey_GTI - Dec 30 2008, 11:15

1. Воспользоваться поиском по форуму.
2. Почитать Constraints Guide

Ленивый Вы, однако... На VHDL так как-то будет:

Сейчас реализовано вот так вот.

(* bram_map="yes" *)

module RASP8192X16M16(DOUT,AD,CEN,CLK,DIN,OE,WE);


output [15:0]DOUT; // output data (read)
input CLK; // clock
input CEN; // chip enable (active low)
input WE; // write enable (active low)
input [12:0] AD; // addres of memory
input [15:0] DIN; // input data (write)
input OE;

// Only for TEST

reg [15:0] DOUT;

reg [15:0] mem [0:8191]; //4095

always @(posedge CLK)
begin
if (CEN == 1'b0) // clock enable
if (WE == 1'b1) mem [AD] <= DIN; // write operation
else
if (OE == 1'b1) DOUT <= mem [AD]; // read operation
end

endmodule

Но синтезатор пишет

INFO:Xst:2664 - HDL ADVISOR - Unit <RASP8192X16M16> : The RAM <Mram_mem> will be implemented on LUTs either because you have described an asynchronous read or because of currently unsupported block RAM features. If you have described an asynchronous read, making it synchronous would allow you to take advantage of available block RAM resources, for optimized device usage and improved timings. Please refer to your documentation for coding guidelines.

Хотя описание полностью синхронное, по одному CLK.

Сообщение отредактировал Andrey_GTI - Dec 30 2008, 12:52

Может быть, в этом if (OE == 1'b1) дело, попробуйте убрать.
И вообще, запись и чтение - два независимых процесса, в один if их лучше не пихать.
Беру свои слова назад, зависит от желаемого режима работы памяти.

Да, спасибо, уже догадался...

Но теперь такая проблема, что память вообще не работает.... читаются нули, и ничего не записывается. Единственное, что есть в логе подозрительного

INFO:Xst:1787 - Unable to map block <RASP8192X16M16> on BRAM. Output <DOUT<15>> is not connected to a FF

Что то я не помню, чтобы в шаблонах Xilinx было вот это



Не может она работать в таком режиме. Есть лишь глобальный вход разрешения работы и вход разрешения записи. Также память производит считывание всегда, а у вас либо чтение либо запись. Поэтому синтезатор и не может ее в BRAM запихать.

Вот пример ОЗУ на VHDL
Запись входных данных производится по положительному (нарастающему) фронту сигнала синхронизации при наличии выскокого логического уровня на входе разрешения записи. При отсутствии фронта тактового сигнала и выскоком логическом уровне на входе разрешения записи данные из ячейки, номер которой определяется состоянием сигналов на адресных входах, передаются на выходы ОЗУ. Операция чтения данных из ОЗУ выполняется также при наличии низкого логического уровня на входе разрешения записи независимо от поведения сигнала синхронизации. Первый порт предназначен только для чтения информации, хранящейся в ОЗУ. Второй порт позволяет выполнять как операции чтения, так и записи входных данных.

Описание портов:
clk − вход тактовой частоты.
we − одноразрядный вход разрешения записи;
a − 17 разрядный адресный вход первого порта;
dpra – 17 разрядный адресный вход второго порта;
di − 16 разрядный вход данных;
spo – информационный 16 разрядный выход первого порта;
dpo – информационный 16 разрядный выход второго порта;



Есть Language Templates в Xilinx ISE там есть примеры всех синтезируемых конструкций (тригеры, счетчики, мультиплексоры и т.д.)

Я так понял вы хотите использовать ресурсы блочной памяти, но не получается. В настройках Xilinx Project Navigator по умолчанию cтоит использование распределенной памяти, чтобы поменять на использование блочной памяти надо щелкнуть на главном файле проэкта, выбрать Synthesize->Properties, выбрать вкладку HDL-Options->RAM-Style->BLOCK. Может это решит проблему!

Спасибо, но это все не помогало, дело было в доп. сигнале OE, который несовместим с шаблоном описания для блочной памяи.