Существуют ли altera/xilinx ip_core, позволяющие работать с модульками sdram n_rank > 1 (nbank = 8)?

да в xilinx есть MIG (Memory Interface Generator). Кстати, результатом работы является VHDL/Verilog описание

Как я понял, оно генерирует контроллер sdram ddr2 для: nrank = 1, data_width <=48; и указанного типа памяти.

Хотелось бы посмотреть исходники универсального контроллера sdram, где тип памяти и ее параметры содержатся в регистре конфигурации.
Соотв., посмотреть настраиваемый addr_path (как оптимально пере- направляются разряды шины адреса на row/col/bank/rank в зав. от организации установленного модуля sdram) и пр мелочи.

Т.е. вообще хотелось бы посмотреть исходники контроллера sdram под модульки dimm, а не под заранее известную память, распаянную на cpu плате.

Спасибо.