Уважаемый sazh предложил, в принципе правильное, но, на мой взгляд, несколько избыточное решение.
"Заказчег" хотел увидеть примерно следующее (немного изменю код ув. sazh ):
CODE
module tst_InClk(
input clk, // 100 MHz
input in_data, // а-ля 2.048 M
output out_data,
output reg out_clk
);
reg [3:0] inD;
reg [5:0] cnt;
assign out_data = inD[3];
always @(posedge clk)
begin
inD[3:0] <= {inD[2:0], in_data}; // типа защита от матастабильности
if(inD[3:2] == 2'b01) cnt <= 6'd0;
else cnt <= (cnt < 6'd48) ? cnt + 6'd1 : 6'd0;
out_clk <= (cnt > 6'd12)&&(cnt < 6'd37);
end
endmodule
В некотором приближении, подобный модуль можно пользовать,
как составную часть ФАПЧа потока Е1.
Собственно это и пытались изложить в описании "задачи".
P.S. Если вдруг, у уважаемого sazh, возникнет желание сменить постоянную работу,
то мы с удовольствием попробуем предложить варианты, т.к. "собеседование" Вы,
можно сказать, прошли :-)
P.P.S. Уважаемый mSimple, мне кажется, что Вам не стоит пока ориентироваться
на предлагаемую работу.
P.P.P.S. Ну а мне, скорее всего, придётся сочинять очередное условие "задачи" :-(
Настоящее чревато будущим.