1.Спартан 3е по умолчанию устанавливает для I/O PAD LVCMOS25. Судя по даташиту при этом питание на VCCO нужно подавать 2,5В. А если я подам 3.3В, по идее выход не сгорит и будет работать, но какой стандарт при этом будет на выходных и на входных пинах? Понятно, что можно сделать сделать правильно и для всех пинов указать iostandard=lvcmos33, но так делать не хотелось бы, ибо плата уже в работе...
2.Аналогично Спартан 3е для LVDS25 для выходных пинов требует питание на VCCO 2.5В. А если я подам 3.3В? Пока ничего не сгорело , но в результате какой стандарт я получаю на выходе?
3.И можно ли вообще соединять пины с LVDS25 спартана 3е с другими микросхемами , скажем SN65LVDS31(32), которые питаются от 3.3В ?

Ничего непонятно в результате. Вроде как плата "в работе", а в вопросах сплошные "если". Вы скажите четко, что сделано и в чем вопрос.

"Плата в работе" - имеется ввиду, что плату развели и изготовили, а теперь я чешу репу, что будет если будет... Дело в том что на одни и теже банки завели и LVDS и LVCMOS и питание 3.3В
Почему так сделали? Ну потому что так сделали
Могу конечно проигнорировать, что VCCO 3.3В, и считать что всюду 2.5 но хотелось бы знать чего в результате ждать...

Несмотря на то, что плата изготовлена, вы можете менять прошивку, поэтому поставить LVCMOS33 не вижу проблем. А вот LVDS работать будет только как вход, причем без внутреннего терминатора к тому же. При этом напряжение питания SN65LVDS31 неважно, на выход-то он выдает уровни LVDS.

Это понятно, вот только выходной LVDS мне тоже нужен. Если ставлю iostandard=LVCMOS33 , то при разводке выдает ошибку, а если нет, то умолчанию получаю iostandard=LVCMOS25 и LVDS25, оба стандарта предполагают иметь VCCO 2.5в, а у меня подается 3.3. Как спартан воспримет такое "издевательство"?

Я понимаю, что LVDS выходы нужны, но ничем помочь не могу. Если вы хотите, чтобы заработало максимум возможного, то исключите LVDS выходы, а стандарты поставьте правильные, LVDS_25 и LVCMOS33.

И кто же отключит внутренние терминаторы, если они только не заданы в коде прошивки? Уровни LVDS будут такие, какие поданы питания на банки (разве кто то отменял внутреннюю структуру логической ячейки Spartan 3E). Никаких компараторов в ячейках не наблюдается. Возмите кит, запитайте банки напряжением 3,3В, а формируйте LVDS 2.5В и все работает.

Мне что-то подсказывает, что Xilinx не дураки и если бы все было так просто не объявили бы поддержку LVDS от 3.3 вольт только в Spartan-3A. Что же касается терминации, о том, что она не работает по входам при иных напряжениях, кроме 2.5, тоже довольно-таки английским-по-белому написано в документации. Сам же вход LVDS питается от VCCAUX и будет работать.

От питания VccAUX питаются цепи JTAG и еще некоторые пины, которые используются при конфигурации, не буду сейчас перечеслять. LVDS запитываются от Vcco.

Да, в стандарте четко написанно : "VCCO provides current to the outputs and additionally powers the On-Chip Differential Termination. VCCO must be 2.5V when using the On-Chip Differential Termination." , т.е. должны при использовании внутренних резисторов рользоваться питанием 2,5В (хотя причины не описаны).
Если посмотреть на схему ячейки, то видно что запитывается дифференциальные цепи от от Vcco. Единственная проблемма, как мне кажется это то, что при использовании LVDS и запитывании от 3.3В (не по стандарту) надо будут подавать все эти цепи на 3.3В внешние приемники LVDS и на саму ПЛИС принимать от 3.3В передатчиков LVDS, т.к. внутри ПЛИС стоят защитные диоды и понятно что через них пойдет приличный ток.

Еще раз говорю, напряжение, выдаваемое передатчиком и ожидаемое приемником LVDS не зависит от его напряжения питания и составляет 1.25 вольт +- пол-вольта примерно (точные цифры см. в даташите). Например в Spartna-3A LVDS передатчики могут работать как при питании банка в 2.5 вольта, так и 3.3 вольта. Напряжение же на выходе будет одинаковое в обоих случаях.
Поэтому, подав на банк, ожидающий питания 2.5 вольта (сконфигурированный прошивкой как LVDS) 3.3 вольта, вы можете получить следующие варианты:
1. Сначала и на некоторое время может все заработать.
2. На выходе будет большее напряжение, или круче фронт (больше звон), вобщем приемник надежно принять такой сигнал не сможет.
3. На выходе будет большее напряжение и приемник сгорит.
4. Через передатчик LVDS Spartan, расчитанный на питание в 2.5 вольта потечет избыточный ток от повышенного питания и сгорит он.
5. Дифференциальный терминатор если и заработает, то будет давать неправильный номинал (не 120 ом, а 80 допустим), что приведет к рассогласованию цепи и неправильной работе приемника.
Поэтому, даже если устройство окажется на первый взгляд работоспособно - сдавать его в таком виде нельзя.

Встречный вопрос: какой частью iob может управлять данный параметр?
http://www.xilinx.com/itp/data/alliance/dsu/fig6.htm

Как я понял, ise проводит проверку только, что в одном банке все указанные в .ucf iopad имеют одно Vcc; М.б. вычисляет задержки и пр...

Загляните в 3 раздел Datasheet'а и Вы увидите, что все I/O Timing задаются для LVTTL25, а для остальных стандартов есть поправочная таблица (Input Timing Adjustments by IOSTANDARD и Output Timing Adjustments for IOB)... Поэтому, естественно, задержки в симуляторе зависят от того, какой стандарт прописан в ucf.

Вообщем взяли две китовые платы спартана3е и с одной на другую начали качать информацию по LVDS (питание на банки подавали 3,3В). За пару дней непрерывной работы было несколько сбоев. При этом соединение между платами было сделано гибким шлейфом и длинной 30см. Ну тут конечно же одно упрощение - качали с ПЛИС на ПЛИС, т.е. приемники и передатчики идентичны.

Вот и у меня приблизительно также, кажись работает, но надолго ли...