реклама на сайте
подробности
 
 Wiki Wiki  Photo Photo  Forum Forum  Reviews Reviews  Help (!) Help (!)
 
2 страниц V  < 1 2  
 Reply to this topicStart new topic
> FPGA или CPLD, Помогите с выбором
vasta
сообщение Feb 3 2009, 13:48
Сообщение #16


Частый гость
**

Группа: Участник
Сообщений: 183
Регистрация: 3-02-09
Из: Нск
Пользователь №: 44 325
Цитата(Евгений Николаев @ Feb 3 2009, 14:34) *
FPGA выигрывают у CPLD наличием ОЗУ

Слушайте, щас наткнулся на непонятное место. Понятно что в максах никакой оперативной памяти нет. Почему тогда менеджер плагинов показывает какой-то RAM.

Сообщение отредактировал vasta - Feb 3 2009, 13:48
Прикрепленные файлы
Прикрепленный файл  RAM.bmp ( 995.68 килобайт ) Кол-во скачиваний: 26
 
Go to the top of the page
 
+Quote Post
andrew_b
сообщение Feb 3 2009, 14:05
Сообщение #17


Профессионал
*****

Группа: Свой
Сообщений: 1 975
Регистрация: 30-12-04
Из: Воронеж
Пользователь №: 1 757
Цитата(vasta @ Feb 3 2009, 16:48) *
Вы молодец выкладывать мегабайтные рисунки!
Go to the top of the page
 
+Quote Post
EvgenyNik
сообщение Feb 3 2009, 14:21
Сообщение #18


Знающий
****

Группа: Свой
Сообщений: 597
Регистрация: 24-05-06
Из: г. Чебоксары
Пользователь №: 17 402
Цитата
Почему тогда менеджер плагинов показывает какой-то RAM.

Потому что он будет реализован на LE. А в случае FPGA мастер бы дал выбрать - на чём хотите сделать: LE или RAM-block?
P.S. Иногда для независимых маленьких блочков RAM даже в FPGA удобно применить LE, чтобы не расходовать целый блок на 512 или 1024 байт для хранения нескольких байт.


--------------------
Почему разработчики систем повышенной надёжности плохо справляются с простыми проектами? :)
Go to the top of the page
 
+Quote Post
vasta
сообщение Feb 3 2009, 16:45
Сообщение #19


Частый гость
**

Группа: Участник
Сообщений: 183
Регистрация: 3-02-09
Из: Нск
Пользователь №: 44 325
Цитата(andrew_b @ Feb 3 2009, 20:05) *
Вы молодец выкладывать мегабайтные рисунки!

Я знаю) Просто у нас тут давно у всех поголовно безлимит, на будущее учту
Go to the top of the page
 
+Quote Post
glock17
сообщение Feb 4 2009, 00:40
Сообщение #20


Частый гость
**

Группа: Свой
Сообщений: 163
Регистрация: 3-09-04
Пользователь №: 586
Цитата(vasta @ Feb 3 2009, 17:32) *
Можно уточнить, что имеется ввиду под оптимизации по таймингу? Мне казалось (могу ошибаться), что быстродействие определяестя временем прохождения сигнала через логическую ячейку, которое прописывается в маркировке альтеры после корпуса


Не только. Еще и задержками сигнала между ячейками (в цепях их соединений) и задержками ячейка-пин.
А про оптимизацию можно подробно посмотреть в Quartus (Tools -> Advisors -> Timing Optimization Advisor. Ну и хелп, естественно).
Go to the top of the page
 
+Quote Post
 

2 страниц V  < 1 2
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 

RSS Текстовая версия Сейчас: 14th July 2025 - 08:45
Рейтинг@Mail.ru


Страница сгенерированна за 0.01393 секунд с 7
ELECTRONIX ©2004-2016