Есть ли среди уважаемых форумчан люди, плотно знакомые с сабжем?
Я имею в виду именно «реконфигурируемый суперкомпьютер», разрабатываемый в Таганроге (под руководством Каляева И.А. и Левина И.И.), а не вообще тематику RC (Reconfigurable Computing) и HPRC (High Performance Reconfigurable Computing).

Команда из Таганрога вошла в ряд федеральных целевых программ по данной тематике, в частности:
Федеральная целевая программа "Исследования и разработки по приоритетным направлениям развития научно-технологического комплекса России на 2007-2012 годы". ГОСУДАРСТВЕННЫЙ КОНТРАКТ N 02.524.12.4002 от 20 апреля 2007 г. Лот 4 шифр "2007-4-2.4-20-01-007" по теме: "Создание семейства высокопроизводительных многопроцессорных вычислительных систем с динамически перестраиваемой архитектурой на основе реконфигурируемой элементной базы и их математического обеспечения для решения вычислительно трудоемких задач"

Стратегические задачи проекта
1.Разработка и создание отечественных конкурентоспособных реконфигурируемых многопроцессорных вычислительных систем, превосходящих по своим технико-экономическим характеристикам зарубежные образцы.
2.Серийный выпуск изделий для российского рынка.
3.Повышение престижа России на рынке высокопроизводительной вычислительной техники.
4.Продвижение перспективных российских разработок на мировой рынок.
(информация на сайте www.parallel.ru)

Более подробно с результатами работы команды Каляева и Левина можно ознакомиться по книге «Реконфигурируемые мультиконвейерные вычислительные структуры» (Каляев И.А., Левин И.И., Семерников Е.А., Шмойлов В.И., Ростов-на-Дону, 2008), а также по ряду статей, которые легко находятся в инете.
Я достаточно серьезно интересуюсь вопросами, связанными с RC, и в особенности HPRC. Провел обзор и анализ очень большого количества материалов по этой тематике и могу сказать следующее:
1. На Западе работы в этом направлении ведутся очень интенсивно и в диапазоне от «один человек по вечерам дома что-то сделал за 2 дня» до программ с большим финансированием и серьезными результатами (пара примеров из большого множества – HPRC системы у IBM в проекте суперкомпьютера Blue Gene и проект RAMP, инициированный Дэйвом Паттерсоном)
2. Есть успехи, есть и спекуляция на этом предмете, вообще серьезные конторы (ранга Cray, IBM и ведущих научных центров) заявляют примерно следующее: «направление очень перспективное, но работ непочатый край», то есть такого что «все сделано, все работает и все всем ясно» нет пока и в помине

Поэтому меня очень сильно заинтересовали и, вообще говоря, насторожили заявления команды из Таганрога. Насторожили по следующим причинам:

1. Ведущие западные конторы прямо и честно заявляют, что в общем пока «тут еще конь не валялся» и «работы море и хватит на всех», особенно это касается методологии разработки и проблемы «отображения» алгоритма на «железо» (HLL to HDL и т.п). В работах таганрогцев наоборот идет упор на то, что «мы впереди планеты всей», «мы уже много чего сделали» и «у нас (СССР/Россия) в этом направлении приоритет, т.к. данную тематику впервые "подняли" (в частности) академики (не уверен точно, что все они академики ) Каляев А.В., Евреинов Э.В., Прангишвили И.В.». Последнее заявление проверяется очень просто и обнаруживается, что в США подобные системы описали и даже сделали (!) раньше лет так на 5-7 (в частности, G. Estrin, “Organization of Computer Systems—The Fixed Plus Variable Structure Computer,” Proc.Western Joint Computer Conf., Western Joint Computer Conference, New York, 1960, pp. 33-40.). Сам по себе факт, кто там раньше написал/сделал (мы или амеры) не так важен – просто настораживает такой подход авторов: из разряда «Россия – родина слонов», ну и вообще это, если называть вещи своими именами, - прямая ложь.
(Любопытно, что в книгах Евреинова Э.В., на которые ссылаются Каляев И.А. и Левин И.И. есть ссылки на американские работы, в том числе и на приведенную мной в качестве примера, и нет заявлений, что "мы впереди планеты всей")

2. Из сделанного в железе у этой команды (то, что я нарыл в инете) – это платы типа «16 Virtex V/IV на борту», которые могут устанавливаться в модули. Все это названо «Семейство реконфигурируемых вычислительных систем». Я работал в достаточно серьезной западной конторе, которая занималась, в том числе разработкой достаточно серьезного хардвара, выпускаемого серийно, и хорошо понимаю, что просто «голая плата с 16 FPGA» сама по себе малоинтересна и назвать это «реконфигурируемой вычислительной системой» можно с большой натяжкой (также как кучу из 200 тонн кирпичей – красивым домом).

3. Основная сложность (по оценкам многих умных людей) это вовсе не «сделать плату с 16 Virtex V на борту», а разработать методологию разработки и сами средства разработки для таких систем. Существует, наверное, несколько десятков проектов, в которых делаются попытки эту проблему решить , но пока «чаша Грааля» не найдена, насколько я знаю. Команда Каляева и Левина пишет (в книге и в статьях), что ими разработан язык высокого уровня Colamo (Коламо ?), который эти проблемы решает. Опять же, на западе ничего про этот чудо-язык никто не знает.

4. В книге встречаются такого рода высказывания (это точные цитаты из книги, без комментариев):

а)HDL-языки являются очень удобным средством описания различного рода интерфейсов, однако при реализации сложных вычислений разработчик не имеет возможности влиять на процедуру отображения написанного на HDL кода на физические ресурсы кристалла… …поэтому при реализации сложного вычислительного алгоритма представляется предпочтительным использование графического редактора.
б)…стандартные средства САПР ПЛИС позволяют программировать схемотехнику только одиночных ПЛИС
в)Процесс же реконфигурирования ПЛИС – очень длительный процесс, занимающий десятки секунд [50]. ([50] Каляев А.В., Левин И.И. Модульно-наращиваемые многопроцессорные системы со структурно-процедурной организацией вычислений. –М. Янус-К, 2003, 380)

5. Ни в книге, ни в одной другой работе указанных авторов практически нет ссылок на хоть какие-либо современные работы западных авторов. Есть либо общие слова, типа «на Западе работы ведутся», либо ссылки на какие-то третьестепенные малозначащие работы, либо на «старую классику». На западе сотни и тысячи работ по этой тематике. В книге из 146 ссылок только 5-6 на западные работы, хотя реально, в данном направлении число публикаций из СССР/России в процентном отношении составляет не более 1% (я имею в виду период реального развития тематики RC/HPRC, то есть с конца 90-х годов XX века, а не составление списка из сотен «работ» про «сферических коней в вакууме», датированных 60-80 годами).

6. Западные товарищи, в свою очередь, «в упор не видят» команду Каляева и Левина в своих работах.

Поэтому, есть большая просьба к людям, которые знают реальное положение дел по этим проектам (да и всем остальным тоже), высказаться по данной теме. Возможен, конечно, вариант, что команда из Таганрога опередила западных разработчиков лет на 10-20, но мне что-то в это слабо верится .

Всё равно, это для тех, кто хочет догнать.
А наши хотят "наискосок" срезать...

А, вот оно:
http://parallel.ru/FPGA/publications.html

http://www.google.ru/search?hl=ru&neww...mp;aq=f&oq=

А что, нормальные машинки. Обычные ускорители на ПЛИС, только с заранее продуманными соединениями по LVDS.

Я только не понимаю, почему процессоры сильно уступают на вещественных вычислениях. Расширения SSE использовались? 64-битная ос и ручная оптимизация кода на ассемблере использовались?

Печатные платы после изготовления теряют реконфигурируемость (Р), тем самым ограничивая показатель Р для произвольной задачи.
Доступность внутри ПЛИС данных растет с увеличением скорости интерфейсов, поэтому лучше делать на LXT и т.п.
Памяти желательно побольше и к каждой ПЛИС.

Я не понимаю, в чем здесь вообще может быть новизна, в этой теме? Каждый, кому не все равно, может разработать такой комплекс, затратив примерно 5-10 человеко-лет (как мы ранее выяснили в другой ветке на форуме) и 1 млн ам долл.

Железо тривиально, методы программирования тривиальны. Важен факт наличия рабочего ускорителя вычислений - да, важен.

Чистое железо как раз лучше без методологий и графических редакторов, а в верилоге все нормально делается. Хотя, конечно, ISE из командной строки вполне можно вызвать и пересобрать проект из пользовательской программы.

Даже сам выбор ПЛИС - Xilinx. Ну почему именно Xilinx?
Обратите внимание на тактовую частоту - 250 МГц. Использованы схемы с малой задержкой в тактах? Прошивка неудачно ложится на структуры ПЛИС при высокой занятости кристалла?

М.б. Но делают их на power_pc, intel itanium ...

Пример несовместимого суперкомпьютера в студию.

На топовой видюхе.

Напихиваем 3 таких карты в материнку с 3xPCIe раземами и наслаждаемся терафлопсам.
http://ati.amd.com/technology/streamcomput...tream_9250.html
А ожидаются скоро AMD FireStream™ 9270
Конечно приходиться ломать все привычки программиста

Сеня, про зайцев - неактуально! (С)
флопсы давно уже петами меряют, а не терами

Актуально и очень, когда они у тебя под столом стоят, а не петафлопсы на другом континетне, куда прорываться на счет приходиться как на ЕСку или БЭСМ6 в студенческие времена. Хотя если бюджет резиновый то набить тысячью такимх ящиков комнату и повязать их гигабитным эзернетом- вот и петафлопс с копейками. Вот только софта под такую архитектуру кластера пока ненаписали. НО в течении года- двух наверно появится- тогда кластера GPU-CPU-ethernet станут актуальны.
А вообще в архитектуре суперкомпов сейчас имеет смысл плясать от решаемой задачи. Если это FEM, то соптимизировать одно процессорное устройство под физику узла меша очень пользительно. Т.е число акумуляторов равно числу физических переменных сетки, если это квантмех- есть аппаратный интегратор для узла по всему пространству меша итд. Скорость счета поднимается в разы, в виртекс влазит больше процессоров итд.

сотрудники западных фирм активно применяют фальшивые документы, дипломы - это к сожалению только одно что можно с полной уверенностью сказать о них. Проблемы многих на пост советском пространстве начались с попытки взаимодействия с западными "коллегами". У меня вобще складывается впечатление что большинство сотрудников западных фирм, прежде всего европейских это просто пойманные на краже.


вот эта книжка
"«Реконфигурируемые мультиконвейерные вычислительные структуры» (Каляев И.А., Левин И.И., Семерников Е.А., Шмойлов В.И.", и так далее ?

Именно в этом и весь цимес
Кстати, существуют ли на данный момент FPGA с ядрами FPU (Floating-Point Unit)? По аналогии с DSP блоками в существующих FGPA.
Под ядром я в данном случае понимаю "тупой" блок умножителя и/или сумматора по стандарту IEEE-754-85.

Сообщение отредактировал mikeT - Feb 17 2009, 11:03

Нет, потому что в FPGA IEEE-754-85 и так легко реализуется на нескольких умножителях с небольшим количеством управляющей логики, нет смысла сращивать умножители в менее универсальную структуру.

К сожалению, Вы неправы:

1. ресурсы на реализацию IEEE-754-85 требуются довольно значительные, например смотрим (с сайта Альтеры) сколько ресусров требуется для Stratix III
NIOS-II/f - 1100 ALUTs
NIOS-II/s - 770 ALUTs

alt_fp_add_sub - 1939 (!) ALUTs (double)
alt_fp_mult - "всего" 296 ALUTs (double)

У Xilinx примерно тоже самое, у сторонних разработчиков IP-ядер тоже не лучше.
+ к этому добавьте то, что скорость работы примерно на порядок меньше чем у "железных" процессоров (FPU блок)

2. Проблема эта "у них" (за бугром) осознана, отрефлексирована, причем в первую очередь именно людьми тесно связанными с HPC (High-Performance Computing) и по сути "промышленности" выдано "ТЗ", которое в двух словах звучит примерно так "сделайте нам структуры с FP ядрами, чтобы мы могли быстро считать".
Скорость вырастет заметно, как за счет того что ядро стало монолитным, так и за счет сокращения потерь на роутинг (шины 64 битные будут уже заранее упакованы).
Ну в общем см. "железные" решения типа той -же CUDA - и сравнивай скорость, хотя это конечно грубая прикидка.

пара ссылок в тему:
http://www.pldesignline.com/howto/202200714
http://www.hpcwire.com/features/17896629.html?page=2

Сообщение отредактировал mikeT - Feb 17 2009, 13:04

Мне удивительно, но тема ускорителей каких-либо вычислений на FPGA время от времени возникает.
Раскажу одну историю:

Задача что-то обрабатывает с Фурье. Считает на 2-х процессорном opteron 2.2GHz секунд 50.
Задача переписывается на другом языке для работы в кластере. Ускорение примерно N/2 раз. Где N-количество узлов кластера. Ф уложиться надо секунд в 5-6.
Далее эту задачу решают Таганрог и я.
Чтобы понять, как и что нужно считать, переписываю задачу на Си. Ничего толком не меняю, только исправляю ошибки и кодирую с учетом знания о кэше и его размере. Задача считается 8 секунд на одном процессоре.
Меняю алгоритм на блочный, с размером блока, который бы поместился в FPGA и уж точно поместится в кэш процессора, специальными библиотеками, типа fftw не пользуюсь. На одном процессоре 3 секунды. По времени уложились.
Но поскольку задача в том, чтобы сделать именно ускоритель и именно на FPGA, то делается ускоритель на pci stratix dev kit. В итоге, задача считается 0.1 секунды и упирается в шину PCIx, а если бы не уперлось в шину, то сразу уперлось бы в скорость памяти stratix, а чуть дальше в умножители.
Таганрог вроде бы тоже задачу решил, но время они считают после загрузки данных внутрь.
Еще раз, Данные сначала как-то загружаются, а вот потом они быстро считают. И потом данные опять как-то выгружаются.
На таганрогской установке я не нашел быстрого интерфейса между сетью FPGA и чем-то внешним.
Да и на любой FPGA-шной плате таких интерфейсов, дающих шанс ускорителю побороть процессор общего назначения, нет. Почему? Потому что на FPGA мало ножек или трансиверов. Узкое горло. Там широкое горло только одно - распределенная память. Я говорю про топовые stratix и virtex.
Поэтому остаются только задачи типа малоразрядного Фурье, криптоанализ и т.п. Ни о каких плавающих точках речь идти не может.
Я думаю, что таганрогские ускорители нужно использовать именно для криптоанализа, потому что данных при этом поступает мало, а работать с ними нужно много.

Зачем нужны FPGA ?
Они нужны там, где важна быстрая реакция. Вот никакий nehalem не сможет среагировать за 10nS на внешнее событие.
Коммутаторы можно делать, военное что-нибудь...

Удивительно, что про ускорители на FPGA заходит еще речь.

Как говорится, "а мужики то не знают"
Напишите людям из консорциума http://www.openfpga.org/ и людям, курирующим проект RAMP (http://ramp.eecs.berkeley.edu/index.php?index), чтобы они бросали возиться с "ускорителями на FPGA" и сэкономили кучу миллиардов долларов.

Если по существу:
1. Посмотрите по этим ссылкам состав участников (как организации и концерны, так и люди), спонсоров
2. Посмотрите, что уже РЕАЛЬНО сделано и сколько денег вложено. (эти ссылки - малая часть, верхушка айсберга)
(!) отдельно посмотрите, что "мужики то и не планируют сворачивать разработки"!
3. Посмотрите, какие есть успехи, проблемы и несбывшиеся надежды.

Это не "отсылка к авторитетному дяде" (типа, "а мой папа так говорит!" ), а просто попытка задуматься "если (в частности) Cray, General Electric, Intel, IBM, MIT, Stanford так серьезно роют и/или спонсируют в этом направлении и уже многое нарыли и сделали, то может быть не они такие тупые, а я в вопрос серьезно не вник?"

Возможный ответ "там за бугром идиоты, а мы тут все умные" предлагаю не рассматривать, так как он не конструктивен и, более того, опасен для Росссии.

Ну что Вы, идиоты только у нас живут!
Сам по себе бизнес по продаже суперкомпов - убыточное занятие по определению.
Чаще всего это просто "дутие щёк" и распил госзаказов. Что у них, что и у нас.

Не, суперкомпы нужны, конечно. Несколько штук на всю страну, пока.
А то, что процессор шустрее фпга в разы - очевидно всем.
Суперкомп на фпга можно рассматривать только как промежуточный вариант для разработки нужных ЭйСиКов и отладки алгоритмов. Но, без этого второго шага, первый останется просто развлечением для узкого круга "гениев" за гос. счёт.

Не совсем FPU, но есть такая фирма XMOS, выпускает процессор XCore, они его называют SDS (Software Defined Silicon). Попытка сделать нечто вроде FPGA у которой вместо LUT'ов - процессоры (для любителей точных формулировок - это очень упрощенный взгляд)