Цитата(DuHast @ Feb 18 2009, 20:21)
Привет всем!!!
На Cyclon подаются данные по десятиразрядной шине и тактовый сигнал. Данные изменяют своё значение по каждому фронту тактового сигнала (как положительному, так и отрицательному). Я умножаю тактовый сигнал во встроеном PLL на два, и использую его для защёлкивания данных во входных регистрах и их дальнейшей обработки.
Вопросы:
1. корректна ли такая схема?
2 можно ли обработать эти данные без использования PLL?
Почти уверен, что ответы 1-Да, 2-Нет, но хочется подстраховаться.
Возможно, Вам больше подойдет вот это - altddio Megafunction, www.altera.com/literature/ug/ug_altddio.pdf.
The Altera DDR I/O megafunctions let you configure the DDR I/O
registers in Arria GX, Stratix series, Cyclone series, HardCopy II,
HardCopy Stratix, and APEX II devices.
In Cyclone series devices, the megafunctions automatically implement the
DDR registers in the LEs closest to the pin. The altddio_in megafunction
implements the interface for DDR inputs.
DDR registers capture and/or send data at twice the rate of the clock or
data strobe to interface with a memory device or other high-speed
interface application in which the data is clocked at both edges of the
clock.
Работа с Double Data Rate
Feb 19 2009, 18:47
. Есть десяти разрядная шина данных, я хочу обрабатывать в ПЛИС передаваемые по ней данные, поскольку изначальный клок не подходид, я умножаю его в PLL на два. Данные и начальный клок идут непрерывно стабильность клока 100ppm(если это важно). 