Делаю HDLC...(X.25) на VHDL
Не получаестя контрольная сумма (CRC) при приеме. Наверное не понимаю рекомендацию. Может кто видел описание нормальное как вычислять..
Заранее благодарен.

данные младшими битами вперед выдвигаются???? Установка регистра CRC предварительно производится????? Само CRC в приемник попадает?????? По последнему, если попадает, то на выходе вычислителя при всех правильных принятых битах должна быть константа, не зависящая от входной последовательности. А для помощи вот это посмотрите http://www.easics.com/webtools/crctool очень полезный инструмент, жаль выдрать нельзя чтоб в офлайн работал