Народ. Доброе время суток.
Подскажите. Можно ли из файла edn получить файл vhdl со структурным описанием на вентильном уровне, так, чтобы он потом синтезировался?

Я не знаю, что подразумвается под структурностью, но считать EDIF-нетлист, и записать его в VHDL-формате, сохранив ту иерархию, что была в EDIF - это легко. В том же Design Compiler-е например.

Стесняюсь спросить: а зачем edn ещё раз потом синтезировать?

Могу попытаться телепатически предположить. Чтобы готовую корку перенести на какую-то другую технологию.

Что за программка, где взять ее можно?




Не правильно
Задача - из читаемых исходников сделать нечитаемые :-X

Так может просто после синтеза взять VHDL файл?По моему это будет проще.

Он ведь для моделирования и не синтезируется потом (вроде).

Синтезатор от Synopsys. Это я как пример привел. А так думаю, что далеко не только он может это делать. Вроде как у хилых - сначала ngdbuild, потом ngd2vhd или ngd2ver.



Круто. ИМХО и так более нечитаемого формата, чем едиф, еще не изобретено А если еще накатать какой нить скриптик на базе (например) sed, который бы имена цепей и субмодулей попереиначивал, так вааще. Или "ungroup -all -flatten"

edif сложно за исходник выдать

А нетлист в каком-то другом формате типа как легко?

Нету таких утилит у хилых



А может меня в детстве стукнули и я так проектирую

Чё? http://www.xilinx.com/itp/xilinx4/data/docs/sim/simu7.html

Вам нужен обфускатор, типа
http://www.semdesigns.com/Products/Obfusca...Obfuscator.html

Да, в 9 нашел, а в 10 нету. Но это опять же для симуляции


Получилось при поомощи FPGA Compiler, и после некоторой модернизации vhdl после синтеза тоже получилось
Всем пасибо!


А где нить можно его скачать нахаляву?

Ясное дело, что для симуляции. Но оно и синтезироваться тоже будет, куда денется-то. Просто мало кому это в голову прийти может