Это немного не то. Контроллер CAN дал Вам просто поделенную частоту своего кварцевого генератора? Дык это нормально. Обычный режим внешнего клока.

Само то.
После сброса контроллер CAN делит частоту на делитель по умолчанию, и частота получается низкая. Делитель должен быть изменен, чтобы контроллер более-менее шевелился, и это делается через SPI без проблем. Но в этот самый момент разница в периоде двух соседних клоков получается намного больше 2%.

Тогда да. Не возражаю. Но работает ведь. Кстати, а когда появилась это ограничение в даташитах? Никто коллекцию ревизий не хранит случайно?

Наверное на момент переключения в слип можно уходить. Только придётся как-то добится того, чтобы само переключение уже в слипе происходило. Например по выходу таймера сделать.

А я помню ещё на заре появления AVR было сказано, что за счёт внутреннего умножителя на 6 удалось достигнуть 1MIPS=1МГц, в отличии от 51-го ядра. Умножитель, я так понимаю, это ФАПЧ конечно же.

Вероятно, это эффект "ложной памяти". Такого - никогда и никто (производитель, в смысле - выдумки "популяризаторов" не в счет) не заявлял. С самого начала утверждалось:
----
The AVR pre-fetches an instruction during the previous instruction execution and then
executes in a single clock cycle. In other CISC- and RISC-like architectures, the external
oscillator clock is divided down (by as much as 12 times) to the traditional internal
execution cycle. The AVR enhanced RISC microcontrollers execute an instruction in
a single clock cycle and are the first true RISC machines in the 8-bit market.
----

Возможно. Это было где-то в сравнении пиков и АВР-ок.

Сообщение отредактировал МП41 - Mar 24 2009, 14:32

Ага. А в ARM'е тоже надо умножать - ведь за такт никак не успеть И в MIPS. И много еще где