Начал я использовать AT91SAM7S32 - получил, при исполнении программы "ножкодрыгательства" из SRAM при тактовой частоте 48 МГц минимальное время между переключениями состояния вывода около 53 наносекунд.

Нормально ли это?

дело в том, что не смотря на упоминание в даташите того факта, что умножитель PLL записанный в соответствующий регистор используется увеличенный на единицу, 90% всех увиденных мною примеров в Интернете игнорируют это. Соответственно, у меня вопрос - кто-нибудь проверял, как оно на самом деле?

Проект (использовал yagarto, слегка доработал crt.s и скрипты линкера для поддержки ramfunc и инициализированных переменных) в аттачменте.