Здравствуйте,

Имеется следущая схема(см аттач). Этот дизайн уже воплощен в жизнь, было произведено первых 20 плат. Из них 4 показывают неразумное поведение, а именно - не выдают положенные ~24В на нагрузке порядка 5-6А, вместо этого там может быть около 20В или того меньше, зависит от конкретной платы. Это следствие, поэтому я начал искать причину, перепробовал все, что позволяет готовая плата - резал земли, добавлял фильтрацию и т.д. Что меня смутило - так это форма сигналов на затворах нижнего и верхнего фета. Согласно теории buck контроллера, при заданном входном и выходном напряжениях, коэффициент заполнения (Duty cycle) должен оставаться постоянным, небольшой джиттер на фронтах допустим. В моем же случае этот коэффициент меняется, а именно сначала принимает реалистичное значение, а в следующем периоде тактовой частоты время "1" равно MIN_ON_TIME, причем необязательно такая комбинация повторяется, может быть и так. что следуют два длинных импульса, или два коротких подряд...
ИНтересный факт - если либо совсем убрать нагрузку, либо оставить порядка 1/4, то форма сигнала на затворах будет как в букварях, т.е. то, что и ожидается.
Сначала я думал, что это вероятно срабатывает токовая защита, но после проверки это предположение не подтвердилось.
Пытался нарыть подобный случай в литературе - бесполезно...
4 "плохих" и 16 "хороших" плат наводят на мысль о проблемах с компонентами... хотя всегда вероятней "плохой" дизайн
Может быть кто-то припомнит нечто подобное из своего опыта?

На картинках
TBG-3 : желтый - верхний мосфет, зеленый - нижний мосфет
SW-node : - точка соединения мосфетов

заранее спасибо

Дмитрий