реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> реализация SerDes на Cyclone III, вопрос к спецам
mikeT
сообщение Mar 31 2009, 11:45
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 73
Регистрация: 6-02-08
Из: Новосибирск
Пользователь №: 34 789



Такой наивный для профи вопрос (даже несколько rolleyes.gif ): имеется Cyclone III, хочется сделать на нем точно такой же функционал как, например, в микрухе National DS92LV18(SerDes c embedded clock, 18:1, но вообще неважно сколько там 18, 16 или 8).

Как я понял, сам по себе ALTLVDS (SerDes) такую задачу не решает. Видимо, нужно еще что-то типа 8b10b и т.п.

Подскажите пожалуйста:
А)что именно нужно (на уровне функциональных блоков)?
Б)какую литературу для первоначального чтения посоветуете на эту тему?
В) какие +/- у решения на FPGA по сравнению с решением на спец-микрухе? Особенно интересует – возможен ли выигрыш по потреблению для решения на основе FPGA или «чудес все-таки не бывает»?
Go to the top of the page
 
+Quote Post
Леха
сообщение Mar 31 2009, 15:23
Сообщение #2


Участник
*

Группа: Свой
Сообщений: 73
Регистрация: 18-06-04
Из: Минск
Пользователь №: 55



Почитайте вот эту тему. Встроенный клок - это довольно больной вопрос и здесь не всё так просто.

http://electronix.ru/forum/index.php?showtopic=13195
Go to the top of the page
 
+Quote Post
Димитрий
сообщение Mar 31 2009, 15:54
Сообщение #3


Частый гость
**

Группа: Свой
Сообщений: 184
Регистрация: 21-03-06
Из: Нижний Новгород
Пользователь №: 15 435



Цитата(mikeT @ Mar 31 2009, 15:45) *
Такой наивный для профи вопрос (даже несколько rolleyes.gif ): имеется Cyclone III, хочется сделать на нем точно такой же функционал как, например, в микрухе National DS92LV18(SerDes c embedded clock, 18:1, но вообще неважно сколько там 18, 16 или 8).

Как я понял, сам по себе ALTLVDS (SerDes) такую задачу не решает. Видимо, нужно еще что-то типа 8b10b и т.п.

Подскажите пожалуйста:
А)что именно нужно (на уровне функциональных блоков)?
Б)какую литературу для первоначального чтения посоветуете на эту тему?
В) какие +/- у решения на FPGA по сравнению с решением на спец-микрухе? Особенно интересует – возможен ли выигрыш по потреблению для решения на основе FPGA или «чудес все-таки не бывает»?


Запускали на DS92LV1212/DS92/1021 (если не ошибаюсь) и на Cyclone 2 запускали Ser/Des модуль который дал SM, за что ему огромный респект. Рааботают и тот и другой на 25 МГц 8 бит как бы без вопросов. Единственно что запускать в циклоне удобней с точки зрения трасировки платы. Ведь все одно к аппаратным Ser/Des необходимо цеплять ПЛИС. По потреблению не скажу, но ведь это не трудно прикинуть из данных на алтеровские чипы и аппаратные. Если нужно вышлю эти модули для изучения или внедрения.
Go to the top of the page
 
+Quote Post
mikeT
сообщение Apr 1 2009, 10:21
Сообщение #4


Участник
*

Группа: Участник
Сообщений: 73
Регистрация: 6-02-08
Из: Новосибирск
Пользователь №: 34 789



Цитата(Леха @ Mar 31 2009, 21:23) *
Почитайте вот эту тему. Встроенный клок - это довольно больной вопрос и здесь не всё так просто.

http://electronix.ru/forum/index.php?showtopic=13195


Перед тем как открывать тему смотрел что уже на форуме написано, но эту ветку пропустил. Спасибо большое. Буду фтыкать

Цитата(Димитрий @ Mar 31 2009, 21:54) *
Запускали на DS92LV1212/DS92/1021 (если не ошибаюсь) и на Cyclone 2 запускали Ser/Des модуль который дал SM, за что ему огромный респект. Рааботают и тот и другой на 25 МГц 8 бит как бы без вопросов. Единственно что запускать в циклоне удобней с точки зрения трасировки платы. Ведь все одно к аппаратным Ser/Des необходимо цеплять ПЛИС. По потреблению не скажу, но ведь это не трудно прикинуть из данных на алтеровские чипы и аппаратные. Если нужно вышлю эти модули для изучения или внедрения.


Спасибо боольшое. Модули пока не надо (еще раз спасибо за помощь). мы пока в процессе поиска решения.

А что вы можете сказать по поводу реализации на том-же Циклон-3 что-то типа DS90CR216A - (National Semiconductor). Там 21 бит в параллель (21 или там 10 или 14 - не суть важно в данном случае) передаются по трем парам и отдельно идет клок низкочастотный (на частоте параллельной передачи, а не последовательной).

Вопрос такой - можно ли "аналог DS90CR216A" (по смыслу) реализовать на Cyclone III, используя ТОЛЬКО Serdes (altlvds)? Если нет и необходимо что-то еще (кроме PLL), то насколько сложно сделать это "что-то еще".
Частоты небольшие (параллельная 40 Мгц), если сложности с сериализацией в N раз, то можно сделать N/2 rolleyes.gif

Буду очень признателен если кинете ссылки на примеры, доки и т.п. Мы в этих вопросах (Serdes и тп.) новички

Готовые микросхемы (National, TI, Fairchild) не подходят по потреблению и/или температурному диапазону.
Go to the top of the page
 
+Quote Post
Леха
сообщение Apr 2 2009, 07:37
Сообщение #5


Участник
*

Группа: Свой
Сообщений: 73
Регистрация: 18-06-04
Из: Минск
Пользователь №: 55



Вот это реализуемо. ALTLVDS для того и сделан (сворачивает параллельную шину в несколько
скоростных последовательных каналов с отдельным клоком). Все тонкости DS90CR216A возможно
реализовать не получится, но "по смыслу", как вы говорите - самое то.

Например, при помощи ALTLVDS часто подключают к FPGA LCD матрицы, т.е. в FPGA создают
функционал, к примеру, SN75LVDS83 и ей подобных микрух.

Так что дерзайте, но осторожно smile.gif
Go to the top of the page
 
+Quote Post
Димитрий
сообщение Apr 2 2009, 16:30
Сообщение #6


Частый гость
**

Группа: Свой
Сообщений: 184
Регистрация: 21-03-06
Из: Нижний Новгород
Пользователь №: 15 435



Модули отправил, извиняюсь модули ко мне пришили от sda.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th July 2025 - 06:29
Рейтинг@Mail.ru


Страница сгенерированна за 0.01403 секунд с 7
ELECTRONIX ©2004-2016