реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> FPGA + DDR SDRAM, можно ли повесить CS и DM на GND
alex_k
сообщение Oct 21 2005, 08:57
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 119
Регистрация: 4-03-05
Пользователь №: 3 067



Если не предполагаеться использовать паралельно подключенные несколько
микросхем и переключать их CS и нет надобности управлять маской при записи DM можно ли просто повесить данные сигналы на землю. Необходимость возникла в связи с катастрофической недостачей контактов на фпга.
Go to the top of the page
 
+Quote Post
oval
сообщение Oct 21 2005, 10:33
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 265
Регистрация: 15-03-05
Из: Москва
Пользователь №: 3 367



Цитата(alex_k @ Oct 21 2005, 11:57)
Если не предполагаеться использовать паралельно подключенные несколько
микросхем и переключать их CS и нет надобности управлять маской при записи DM можно ли просто повесить данные сигналы на землю. Необходимость возникла в связи с катастрофической недостачей контактов на фпга.
*


Да, можно. Однако, что касается CS, то нужно будет правильно управлять остальными сигналами управления (CAS, RAS). Некоторые контроллеры SDRAM используют функциональность CS при подаче команд SDRAM. По DM ограничений не встречал.

Удачи
Go to the top of the page
 
+Quote Post
maksya
сообщение Oct 21 2005, 15:58
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 253
Регистрация: 28-08-04
Из: Ленинград
Пользователь №: 562



Да нет никаких проблем, и при чем здесь некоторые контроллеры... CS используется именно для выбора внешнего банка (фактически микросхемы в DIMM'е). Если такая микросхема одна то и CS не нужен. Управление памятью идет с помощью сигналов RAS, CAS и WE, а CS=HIGH только для команды DESELECT, использовать которую в вашем случае нет совершенно никакой необходимости.

Что касается маски, то в стандарте JEDEC прописано, что данный сигнал используется только при выполнении опрерации записи для маскирования записываемых данных. Если DM=LOW то данные записываются, в остальных случаях сигнал DM=DONT CARE. Поэтому здесь тоже не вижу проблем.

P.S.: захочется еще освободить контакты FPGA - сокращайте адресные биты.


--------------------
Лень - это не врожденное чувство русского человека, а средство борьбы с неуемной, но бестолковой энергией начальника.
Go to the top of the page
 
+Quote Post
v_mirgorodsky
сообщение Oct 24 2005, 13:07
Сообщение #4


Местный
***

Группа: Свой
Сообщений: 342
Регистрация: 21-02-05
Пользователь №: 2 804



Цитата(maksya @ Oct 21 2005, 17:58)
Да нет никаких проблем, и при чем здесь некоторые контроллеры... CS используется именно для выбора внешнего банка (фактически микросхемы в DIMM'е). Если такая микросхема одна то и CS не нужен. Управление памятью идет с помощью сигналов RAS, CAS и WE, а CS=HIGH только для команды DESELECT, использовать которую в вашем случае нет совершенно никакой необходимости.

Что касается маски, то в стандарте JEDEC прописано, что данный сигнал используется только при выполнении опрерации записи для маскирования записываемых данных. Если DM=LOW то данные записываются, в остальных случаях сигнал DM=DONT CARE. Поэтому здесь тоже не вижу проблем.

P.S.: захочется еще освободить контакты FPGA - сокращайте адресные биты.
*


А можно еще такой вопрос. Сигналы CS, DM и все остальные передаются по стандарту SSTL-II, который жестко определяет границы в которых может изменяться сигнал, по крайней мере я так понял из документации на стандарт. Как тогда быть с этим? Более того, вход CKE изначально сделан так, что после подачи питания "понимает" CMOS уровень логического нуля, а после подачи на него SSTL-II единицы переходит в режим приема SSTL-II уровней напряжения. Таким образом закорачивание сигналов DDR SDRAM на землю или питание стандартом не предусмотрены sad.gif Как быть с этим?


--------------------
WBR,
V. Mirgorodsky
Go to the top of the page
 
+Quote Post
alex_k
сообщение Oct 25 2005, 08:29
Сообщение #5


Частый гость
**

Группа: Свой
Сообщений: 119
Регистрация: 4-03-05
Пользователь №: 3 067



В даташитах на микроновскую и самсунговскую DDR SDRAM память приведены логические уровни нуля и единицы (декларируется что они соответствуют стандарту SSTL-II):

MIN MAX
Input High (Logic 1) Voltage Vref+0.15 Vdd+0.3
Input Low (Logic 0) Voltage -0.3 Vref-0.15


Вроде из этого следует, что неиспользуемые CS и DM можно подключить к земле, таблице приведенной в даташите это не противоречит.

Есть ли какие нибудь по этому поводу идеи (замечания)?.
Go to the top of the page
 
+Quote Post
v_mirgorodsky
сообщение Oct 25 2005, 09:34
Сообщение #6


Местный
***

Группа: Свой
Сообщений: 342
Регистрация: 21-02-05
Пользователь №: 2 804



Не знаю, знал бы - не спрашивал. У моего напарника есть мнение, что цветная картинка в даташите относится только к динамическим характеристикам сигнала, статические же по его убеждению не должны выходить за рамки операционных значений, указанных в даташите. Я же думаю, что сигнал должен всегда оставаться в пределах зоны, определяемой стандартом на данный сигнальный протокол. Мы не уверены точно какой из двух подходов правилен.


--------------------
WBR,
V. Mirgorodsky
Go to the top of the page
 
+Quote Post
alex_k
сообщение Oct 25 2005, 13:46
Сообщение #7


Частый гость
**

Группа: Свой
Сообщений: 119
Регистрация: 4-03-05
Пользователь №: 3 067



Посмотрел исходник контроллера DDR SDRAM от Xilinx, так у них сигналам CS и DM просто присваивается "0".
Кто нить реально подключал CS или DM на землю (минуя подключение их ПЛИС), отзовитесь!!!. Подтвердите предположение, пожалуйста, что будет работать, а то плата уже в трассировке, а ощущение что можно потом попасть в большую ж-у приследует ежеминутно.
Go to the top of the page
 
+Quote Post
Gorby
сообщение Oct 25 2005, 14:08
Сообщение #8


Местный
***

Группа: Свой
Сообщений: 449
Регистрация: 28-10-04
Из: Украина
Пользователь №: 1 002



Цитата(alex_k @ Oct 25 2005, 16:46)
Посмотрел исходник контроллера DDR SDRAM от Xilinx, так у них сигналам CS и DM просто присваивается "0".
Кто нить реально подключал CS или DM на землю (минуя подключение их  ПЛИС), отзовитесь!!!. Подтвердите предположение, пожалуйста, что будет работать, а то плата уже в трассировке, а ощущение что можно потом попасть в большую ж-у приследует ежеминутно.
*


Если подключите на землю через резистор 10-33 Ом, то точно все будет в порядке. Их кстати потом можно будет и на 0 R заменить.


--------------------
Умею молчать на 37 языках...
Go to the top of the page
 
+Quote Post
v_mirgorodsky
сообщение Oct 26 2005, 07:24
Сообщение #9


Местный
***

Группа: Свой
Сообщений: 342
Регистрация: 21-02-05
Пользователь №: 2 804



Цитата(alex_k @ Oct 25 2005, 15:46)
Посмотрел исходник контроллера DDR SDRAM от Xilinx, так у них сигналам CS и DM просто присваивается "0".
Кто нить реально подключал CS или DM на землю (минуя подключение их  ПЛИС), отзовитесь!!!. Подтвердите предположение, пожалуйста, что будет работать, а то плата уже в трассировке, а ощущение что можно потом попасть в большую ж-у приследует ежеминутно.
*


Логически все будет работать, главное чтобы электрически все было в порядке. Ни CS, ни DM не участвуют активно в протоколе работы памяти, потому логически все будет хорошо. Естественно, будут небольшие ограничения по функциональности по сравнению с полным подключением, но для вас они, возможно, не критичны.


--------------------
WBR,
V. Mirgorodsky
Go to the top of the page
 
+Quote Post
maksya
сообщение Oct 26 2005, 09:15
Сообщение #10


Местный
***

Группа: Свой
Сообщений: 253
Регистрация: 28-08-04
Из: Ленинград
Пользователь №: 562



Цитата(alex_k @ Oct 25 2005, 16:46)
Посмотрел исходник контроллера DDR SDRAM от Xilinx, так у них сигналам CS и DM просто присваивается "0".
Кто нить реально подключал CS или DM на землю (минуя подключение их  ПЛИС), отзовитесь!!!. Подтвердите предположение, пожалуйста, что будет работать, а то плата уже в трассировке, а ощущение что можно потом попасть в большую ж-у приследует ежеминутно.
*


Работаю с реальным проектом, CS у памяти посажен на землю. Категорично заявлять ничего не буду, но на данном этапе тестирования память функционирует корректно (чтение/запись).


--------------------
Лень - это не врожденное чувство русского человека, а средство борьбы с неуемной, но бестолковой энергией начальника.
Go to the top of the page
 
+Quote Post
maksya
сообщение Oct 26 2005, 09:22
Сообщение #11


Местный
***

Группа: Свой
Сообщений: 253
Регистрация: 28-08-04
Из: Ленинград
Пользователь №: 562



Цитата(v_mirgorodsky @ Oct 25 2005, 12:34)
Не знаю, знал бы - не спрашивал. У моего напарника есть мнение, что цветная картинка в даташите относится только к динамическим характеристикам сигнала, статические же по его убеждению не должны выходить за рамки операционных значений, указанных в даташите. Я же думаю, что сигнал должен всегда оставаться в пределах зоны, определяемой стандартом на данный сигнальный протокол. Мы не уверены точно какой из двух подходов правилен.
*


Заранее приношу извинения за свою малограмотность в вопросах аналоговой схемотехники, но чего-то Я не пойму никак различия этих подходов. По мне так, раз в стандарте написано что Logic 0 Voltage = -0.3 до 1.1 (Vref-0.15), то GND полностью соответствует данному ограничению. Разве не так?


--------------------
Лень - это не врожденное чувство русского человека, а средство борьбы с неуемной, но бестолковой энергией начальника.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 16th July 2025 - 00:43
Рейтинг@Mail.ru


Страница сгенерированна за 0.01462 секунд с 7
ELECTRONIX ©2004-2016