Пытаюсь оживить на ПЛИС контроллер памяти DDR2, сгенеренный в Xilinx Memory Interface Generator v2.2 для модуля SODIMM DDR2.
Но пока не получается. В связи с чем много думаю и мало ем.

В тонкостях вопроса пока разбираюсь не очень, но вот одна проблема лежит на поверхности.

Используется планка памяти Samsung M470T6554EZ3-CE6 на 512 МБ. Эта планка двухранковая. А Memory Interface Generator может генерировать интерфейс только для одноранковых модулей. Соответственно при использовании MIG один ранк планки используется по-честному, а второй вообще никак не используется (не инициализируется). Однако эти два ранка разделяют одну и ту же шину данных.

Вопрос:
Можно ли использовать лишь один ранк двухранковой планки памяти DDR2, а на второй вообще забить? Или же хотя бы инициализация второго ранка обязательна?