реклама на сайте
подробности

 
 
3 страниц V  < 1 2 3 >  
Reply to this topicStart new topic
> Altera USB программатор дайте схему
kanzler
сообщение May 29 2009, 06:44
Сообщение #16


Местный
***

Группа: Свой
Сообщений: 340
Регистрация: 27-02-06
Из: Екатеринбург
Пользователь №: 14 728



Цитата(призрак @ May 27 2009, 16:27) *
Попробовал откомпилить файл из des00
получил :
Error: Design requires 8 output enable signals, but the device can contain only 6 output enable signals
Error: Can't find fit
Error: Quartus II Fitter was unsuccessful. 2 errors, 0 warnings
Error: Quartus II Full Compilation was unsuccessful. 4 errors, 1 warning

У меня тоже такая же ошибка вываливается :-(
Go to the top of the page
 
+Quote Post
RYury
сообщение May 29 2009, 09:53
Сообщение #17


Участник
*

Группа: Свой
Сообщений: 70
Регистрация: 4-12-06
Из: Окно Петра в Европу
Пользователь №: 23 119



Цитата(призрак @ May 29 2009, 08:55) *
И такой вопрос - если я буду использовать FT245К - это повлияет на файл прошивки?


Наверное имелось ввиду FT245R. Файл прошивки тот же и для FT245BM и для FT245R.

PS: Попробовал скомпилить, для этого скачал usb_blaster.rar, в папке des00 выбрал файл mjtag_logic.v, выбрал чип EPM3064ATC44-10, в Settings установил галку SystemVerilog-2005. Компиляция (Quartus90_SP1) прошла успешно.
Go to the top of the page
 
+Quote Post
призрак
сообщение May 29 2009, 12:11
Сообщение #18


Местный
***

Группа: Свой
Сообщений: 216
Регистрация: 12-12-06
Из: Москва
Пользователь №: 23 439



Для 7064 выдала :
Error: Design requires 8 output enable signals, but the device can contain only 6 output enable signals
Error: Can't find fit
Error: Quartus II Fitter was unsuccessful. 2 errors, 0 warnings
Error: Peak virtual memory: 163 megabytes
Error: Processing ended: Fri May 29 16:00:10 2009
Error: Elapsed time: 00:00:03
Error: Total CPU time (on all processors): 00:00:01
Error: Quartus II Full Compilation was unsuccessful. 4 errors, 1 warning

Заменил как ты писал на EPM3064ATC44-10 и поставил галку, выдала следующее:

Error: I/O standard TTL is not supported for selected device family
Error: Quartus II Fitter was unsuccessful. 1 error, 0 warnings
Error: Peak virtual memory: 162 megabytes
Error: Processing ended: Fri May 29 16:02:39 2009
Error: Elapsed time: 00:00:03
Error: Total CPU time (on all processors): 00:00:01
Error: Quartus II Full Compilation was unsuccessful. 3 errors, 1 warning

Теперь по ножкам - в тексте :
CLK : IN STD_LOGIC; -- external 24/25 MHz oscillator
nRXF : IN STD_LOGIC; -- FT245BM nRXF
nTXE : IN STD_LOGIC; -- FT245BM nTXE
B_TDO : IN STD_LOGIC; -- JTAG input: TDO, AS/PS input: CONF_DONE
B_ASDO : IN STD_LOGIC; -- AS input: DATAOUT, PS input: nSTATUS 05.gif
B_TCK : BUFFER STD_LOGIC; -- JTAG output: TCK to chain, AS/PS DCLK
B_TMS : BUFFER STD_LOGIC; -- JTAG output: TMS to chain, AS/PS nCONFIG
B_NCE : BUFFER STD_LOGIC; -- AS output: nCE 05.gif
B_NCS : BUFFER STD_LOGIC; -- AS output: nCS 05.gif
B_TDI : BUFFER STD_LOGIC; -- JTAG output: TDI to chain, AS: ASDI, PS: DATA0
B_OE : BUFFER STD_LOGIC; -- LED output/output driver enable
nRD : OUT STD_LOGIC; -- FT245BM nRD
WR : OUT STD_LOGIC; -- FT245BM WR
D : INOUT STD_LOGIC_VECTOR(7 downto 0) -- FT245BM D[7..0]

Как то со схемой не стыкуется(
Go to the top of the page
 
+Quote Post
RYury
сообщение May 29 2009, 15:32
Сообщение #19


Участник
*

Группа: Свой
Сообщений: 70
Регистрация: 4-12-06
Из: Окно Петра в Европу
Пользователь №: 23 119



вы не из той папки берете файл. Возьмите из папки des00 файл mjtag_logic.v (язык SystemVerilog). Этот файл компилится нормально. Хотя и файл jtag_logic.vhd (язык VHDL) из папки cpld компилится нормально начиная с семейства MAXII, я думаю что это глюки квартусовского VHDL компилятора, т.к. файл mjtag_logic.v это переработанный des`ом исходный файл jtag_logic.vhd, за что ему спасибо.

Цитата(призрак @ May 29 2009, 16:11) *
Теперь по ножкам - в тексте : ...


всё там правильно, дополнительные ноги для режимов AS mode и PS mode, а не только для JTAG.

Цитата(призрак @ May 29 2009, 16:11) *
Как то со схемой не стыкуется...


в схеме нарисован только JTAG, а если хочется AS mode и PS mode необходимо подключить соответствующие сигналы на разъем. Кусок схемы подключения приведен в этой теме в предыдущих постах, пролистайте назад и увидите.
Go to the top of the page
 
+Quote Post
rv3dll(lex)
сообщение Jun 1 2009, 04:55
Сообщение #20


Полное ничтожество
*****

Группа: Banned
Сообщений: 1 991
Регистрация: 20-03-07
Из: Коломна
Пользователь №: 26 354



а как нибудь попроще можно. чтобы спаять, прошить и заработало?
Go to the top of the page
 
+Quote Post
RYury
сообщение Jun 1 2009, 13:41
Сообщение #21


Участник
*

Группа: Свой
Сообщений: 70
Регистрация: 4-12-06
Из: Окно Петра в Европу
Пользователь №: 23 119



Цитата(rv3dll(lex) @ Jun 1 2009, 08:55) *
а как нибудь попроще можно. чтобы спаять, прошить и заработало?


единственное -> jtag для целевой платы c 3.3V(5V) уровнями, для меньших напряжений необходимо ставить преобразователи уровней
Прикрепленные файлы
Прикрепленный файл  altera_usb_blaster.rar ( 365.69 килобайт ) Кол-во скачиваний: 386
 
Go to the top of the page
 
+Quote Post
des00
сообщение Jun 2 2009, 02:41
Сообщение #22


Вечный ламер
******

Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453



Цитата(RYury @ May 29 2009, 10:32) *
вы не из той папки берете файл. Возьмите из папки des00 файл mjtag_logic.v (язык SystemVerilog). Этот файл компилится нормально. Хотя и файл jtag_logic.vhd (язык VHDL) из папки cpld компилится нормально начиная с семейства MAXII, я думаю что это глюки квартусовского VHDL компилятора, т.к. файл mjtag_logic.v это переработанный des`ом исходный файл jtag_logic.vhd, за что ему спасибо.


Не помню выкладывал или нет, при переписке я допустил косяк в одном триггере, косяк возникал при работе в режиме дрыгания ногами житага "вручную". выяснилось это только при создании собственного программатора для AVR на основе бластера smile.gif) В атаче нужный файл.
Прикрепленные файлы
Прикрепленный файл  mjtag_logic.v ( 7.57 килобайт ) Кол-во скачиваний: 319
 


--------------------
Go to the top of the page
 
+Quote Post
IEC
сообщение Jun 2 2009, 07:35
Сообщение #23


Местный
***

Группа: Свой
Сообщений: 263
Регистрация: 22-03-05
Из: г. Харьков, Украина
Пользователь №: 3 598



Просматривал ebay.com и нашел еще одну схему usb_blastera altera.

http://www.iiic.hk.cn/ebay/USBBlaster.pdf
Go to the top of the page
 
+Quote Post
AlexKooper
сообщение Jul 10 2009, 05:57
Сообщение #24





Группа: Участник
Сообщений: 4
Регистрация: 18-10-05
Пользователь №: 9 771



Стараюсь повторить схемы, возникли пара вопросов.

1. в разных источниках указаны разные кварцы, 24 - 48 - 60МГц. Чем определяется? Под рукой есть резонатор 24.576 и генератор 60. Ещё подмывает поэкспериментировать с некварцованным генератором внутри плис на трёх закольцованных инверторах с задержкой. Но для этого надо понять роль сигнала clk и требования к нему.
2.два триггера после входа клока просто делят на 4 входной сигнал? Получается 15МГц про 60 входных. Схема строго на 60 или на 48 такая же? Просто на готовой плате генератора нет, но есть отвод от 6МГц кварца, если умножить - получится 12... Сколько в этой схеме допустимый нижний предел?

Разобрал альтеровский оригинал - там 24 стоит

Прикрепленное изображение


Сообщение отредактировал AlexKooper - Jul 10 2009, 06:31
Go to the top of the page
 
+Quote Post
misyachniy
сообщение Jul 10 2009, 16:46
Сообщение #25


Знающий
****

Группа: Свой
Сообщений: 716
Регистрация: 27-05-05
Из: Kyiv
Пользователь №: 5 454



Цитата(AlexKooper @ Jul 10 2009, 08:57) *
Стараюсь повторить схемы, возникли пара вопросов.

1. в разных источниках указаны разные кварцы, 24 - 48 - 60МГц. Чем определяется? Под рукой есть резонатор 24.576 и генератор 60. Ещё подмывает поэкспериментировать с некварцованным генератором внутри плис на трёх закольцованных инверторах с задержкой. Но для этого надо понять роль сигнала clk и требования к нему.
2.два триггера после входа клока просто делят на 4 входной сигнал? Получается 15МГц про 60 входных. Схема строго на 60 или на 48 такая же? Просто на готовой плате генератора нет, но есть отвод от 6МГц кварца, если умножить - получится 12... Сколько в этой схеме допустимый нижний предел?

Разобрал альтеровский оригинал - там 24 стоит


Есть ограничение по тактовой "сверху".
Мост USB имеет требования по длительности сигналов управления и пауз между ними.
Схема полностью синхронная и можно тактировать с любой малой частотой.

Я с кварца моста USB (6 мГц)заводил.
Go to the top of the page
 
+Quote Post
RYury
сообщение Jul 10 2009, 21:10
Сообщение #26


Участник
*

Группа: Свой
Сообщений: 70
Регистрация: 4-12-06
Из: Окно Петра в Европу
Пользователь №: 23 119



Цитата(AlexKooper @ Jul 10 2009, 09:57) *
1. в разных источниках указаны разные кварцы, 24 - 48 - 60МГц. Чем определяется?


Определяется тем, что имеем под рукой. Был генератор на 60МГц, поделил на 2 - схема не работает, поделил еще на 2 (15МГц) - работает, так и оставил.
Go to the top of the page
 
+Quote Post
AlexKooper
сообщение Jul 13 2009, 09:30
Сообщение #27





Группа: Участник
Сообщений: 4
Регистрация: 18-10-05
Пользователь №: 9 771



ОК, схема с 6МГц заработала. Плата от misyachniy, прошивка от altera_usb_blaster.rar переработанная (переназначены пины и убран делитель на триггерах чтоб работало от 6МГц)

epm3064atc100 читается/программируется.
циклон 3 пока боюсь пробовать, слишком дорогая опытная плата smile.gif

Прошивка от misyachniy не работала не знаю почему, симптомы совпадают с описанными на сайте http://misyachniy.embedders.org/usbblaster/usbblaster.html : "Quartus при вызове программатора стал долго думать."
"Quartus 4.2 признал как родной и дает нажать клавишу программировать"
Go to the top of the page
 
+Quote Post
Reanimator++
сообщение Aug 21 2009, 23:00
Сообщение #28


Местный
***

Группа: Свой
Сообщений: 399
Регистрация: 1-01-06
Из: Волгоград
Пользователь №: 12 763



http://www.speccyland.net/forum/viewtopic.php?f=13&t=9

квартусом признается как родной, проверялось на епмках и циклонах2.
Go to the top of the page
 
+Quote Post
_Anatoliy
сообщение Aug 24 2009, 07:09
Сообщение #29


Утомлённый солнцем
******

Группа: Свой
Сообщений: 2 646
Регистрация: 15-07-06
Из: г.Донецк ДНР
Пользователь №: 18 832



Цитата(RYury @ Jun 1 2009, 15:41) *
единственное -> jtag для целевой платы c 3.3V(5V) уровнями, для меньших напряжений необходимо ставить преобразователи уровней


А команду верификации он поддерживает?
Go to the top of the page
 
+Quote Post
RYury
сообщение Aug 24 2009, 09:03
Сообщение #30


Участник
*

Группа: Свой
Сообщений: 70
Регистрация: 4-12-06
Из: Окно Петра в Европу
Пользователь №: 23 119



Цитата(_Anatoliy @ Aug 24 2009, 11:09) *
А команду верификации он поддерживает?


галка Verify тоже работает

Прикрепленное изображение
Go to the top of the page
 
+Quote Post

3 страниц V  < 1 2 3 >
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 28th June 2025 - 18:09
Рейтинг@Mail.ru


Страница сгенерированна за 0.02334 секунд с 7
ELECTRONIX ©2004-2016