Врёте-с?
Это что за ARM такой и что за цикл?
Быстрее он никак в принципе не может, в пределе может догнать раму, но не перегнать.

Я имею ввиду внутреннюю раму проца.

NXP (тогда еще Philips) что то говорил про ускорение переходов. Так то переход выполняется 2 такта, А вроде если цикл короткий (или переход) и попадал в 128 бит загруженных акселератором - выполнялся быстрее.

Нет, на NXP не смотрел.

В железе смотрел на STM32 и нашем чипе.

В обычном случае, кода код во Флеш, а данные в SRAM, процессор работает бы быстрее чем когда и код и данные в SRAM из за того, что в этом случае нет конфликтов доступа в память за инструкциями и за данными. Т.е. эти доступы могут выполняться параллельно.

У NXP в области кода программ (0x0000-0x1FFF_FFFF) реализовано помимо флеш памяти еще и обычное ОЗУ (кроме того, которое выше 0x2000_0000). Если это ОЗУ проинитить кодом программы, то это позволит выполнять алгоритм гораздо быстрее, чем из флеш.
Но паять таки, если в эту память не будет конфликтов доступа за инструкциями и данными.

Да STM32 вообще тормознутый чип!
Один плюс маленький и дешевый.

NXP не намного быстрее будет.
Прибавка в тактовой частоте от 72 Мгц (STM32) до 100 Мгц (NXP) в производительности даст не более 10%. (Мое ИМХО, надо мерить)

А это почему? Если при выполнении проги из флэш нет ненужных циклов ожиданий. Вроде должно быть пропорционально, грубо на 40%. За счёт чего будут тормоза?

Разве что загрузка констант из флэш адресов будет подтормаживать, но это уже зависит от конкретной программы. Да и в простых циклах этих тормозов обычно не бывает, т.к. компилятор пытается всё сразу загрузить в регистры, ещё до первой итерации цикла. Моё ИМХО процентов на 30 NXP должен быть быстрее.

Сообщение отредактировал GetSmart - Jun 8 2009, 12:20

Опять сначала. Флеш по определению медленная память. Время доступа ~30 нс. По этому когда процессор работает на больших частотах, то контроллер флеш памяти иногда вставляет циклы ожидания для того что бы подгрузить новые данные из флеш, когда он не смог правильно предсказать предвыборку (ветвление алгоритма или прерывания).

0000 Flash accesses use 1 CPU clock. Use for up to 20 MHz CPU clock.
0001 Flash accesses use 2 CPU clocks. Use for up to 40 MHz CPU clock.
0010 Flash accesses use 3 CPU clocks. Use for up to 60 MHz CPU clock.
0011 Flash accesses use 4 CPU clocks. Use for up to 80 MHz CPU clock.
0100 Flash accesses use 5 CPU clocks. Use for up to 100 MHz CPU clock.
0101 Flash accesses use 6 CPU clocks. This “safe” setting will work under any conditions.

Таким образом, если надо что бы процессор работал на 100 Мгц. необходимо флеш акселератору установить 5 циклов на доступ в флеш. А это значит, что при непредсказанных переходах или прерываниях ядро будет остановлено на 5 циклов, пока из флеш будут извлечены новые данные.

Это сравнение на ОДИНАКОВОЙ тактовой частоте.

Сообщение отредактировал shahr - Jun 8 2009, 12:33

Что значит смапировали ???
Это же фон-нейман !! Или нет ??
Единственно что в код не записать просто так потому что флеш.
Так и в ARM7-TDMI было !! т.е. есть
Большой плюс что в Cortex Thumb-2 декодер команд который понимает смесь Thumb и ARm инструкций

Да там не только в частоте дело !!!

Да там не только в частоте дело !!!


Да это понятно !!!! что так и просиходит ))
И зачем PDF цитировать все ж наверно читали.

Сообщение отредактировал miv - Jun 8 2009, 12:31

2shahr

непонятки с АЦП.

в фичах на камень (начало шита) написано 1МГц,

кой-где и кой-кто говорил про 400КГц ,

а в разделе мануала конкретно уже про ацп написано 200КГц.

В результате сколько "вешать в граммах" ????

Уже нет! Это гарвард внутри есть ICODE DCODE

Теорию я знаю не хуже вас. Вы сравнили STM32 и NXP, у которых ядра одинаковые. Частота у NXP на 40% выше. Приведите конретные примеры, хотя бы текстом. Я прекрасно знаю как работает ARM7 NXP и так же могу предположить как повлияет на быстродействие увеличение тактовой и уменьшение ширины инструкции.

200kHz на текущей ревизии. 1МГц в следующей.

да у STM даже простой цикл из RAM работал быстрее, чем из flash ( при 72 Mhz)
а у LPC ( ARM7) одинаоковое число циклов было что из RAM что из FLASH и в ARM и в THUMB режимах, если они в кортекс впихали тот же акселератор...

плюс еще у NXP ICODE на SRAM тоже идет и SRAM два банка что еще может ускорить, особенно с DMA

Там выложены результаты тестирования LPC1768
http://www.eembc.org/home.php

Спасибо shahr за наводку.

Там тесты при частоте 72 МГц, 100 МГц (+38%) и 120 (+68) МГц
Вообщем, при приросте частоты на 38%, производительность увеличилась на от 26% до 38% в зависимости от задачи.