Именно так я и рассуждал, с точностью до запятых.
Скажу больше - была идея вообще поставить вместо Mega128 ARM7, по ногам проходим,
по времени доступа к данным с HardWare тоже пропихнуться получится => данные сразу
лягут в адресное пр-во ARM7. Но.....как всегда есть НО!
Например атестация аппаратуры вместе с ПО - длительный и финансовоемкий процесс.
Пусть на M128 soft писали 33 программиста, пусть там заплатка на заплатке, но оно АТТЕСТОВАНО и работает, т.е. обеспечивает
необходимый функционал аппаратуры.
Не говоря уже о производсте: что делать с заделом печатных плат? и т.п. - Вы же не "1-й год замужем"
все прекрасно понимаете.

Двухпортовка - конечно выход и в эту сторону придется смотреть, но я все же надеялся на решение "малой кровью"
вдруг кто-нить поизводит нужный мне кристальчик не за дорого.

М-да-а-а-а-а.

Можешь организовать синхронизацию от АТмega.

При нормально написанном проекте, изменение тактовой частоты с 7.3728 на 14.7456 = изменению одной константы. У меня, по крайней мере, это так.

На 14МГц, согласно вашего описания проекта, при приостановке остальной деятельности вполне возможна реализация любым из перечисленных способов. Если учитывать, что ARM7 более серьёзно завален работой, а AVR - обслуживание переферии, то лучше применить какую-нибудь логику. Применять ОЗУ двухпортовое, я бы не стал. Уж лучше проект полностью переписать на новых камнях. Баги меньше вылавливать будешь, чем сбои.

Легко. Как только на M128 готовы данные она может пнуть ногой ARM.





Маловато будет.
Надо еще номинал кварца изменить в документации
+это изменение согласовать с производством(комплектация)
+ скорректировать методику проверки платы (там проверяется тактовая частота)
+всю эту байду заложить в архив
+ .... ну я думаю тут все знают что к этому еще вагонетка всякой всячины

если Вам понадобился скорость обмена >100Mbit, советовал бы двухпортовыи FIFO, как SN74ABT7820 , как вариант можете смотреть, хотя imho overkill тотально.
http://focus.ti.com/lit/ds/scas206d/scas206d.pdf
данныи чип 18бит, но выпускают и 8/9 битные. кроме TI и IDT и Cypress выпускают.
FIFO можно соединить к внешнеи шине мк , у мега128 оно имется но подходящии арм можно наити.

Сообщение отредактировал proba - Jun 9 2009, 14:20

Я тоже старр и устал от жизни Но к технике это отношения не имеет.

Ну а если применить какое-нибудь озу двухпортовое или регистр или фифо, то изменений в прогу вносить не придётся? К комплектации это отношения не имеет?

Для этих требований подошла бы двухпортовая память.
Один порт на шину меги, второй на шину ARM'а.
Средняя производительность при работе с внешней памятью блоками по 512 байт со стороны меги порядка 2MByte/s.

В бой идут одни старики?

...Нам бы схемку аль чертеж
Мы б затеяли вертеж
Ну так ищи что хочешь
Черта лысого - найдешь.

Видно ответы в этой ветке навеяли .....



Спасибо, оценил - похоже то что ищу!


Сейчас к Mega128 подключен FT245BM - это 8 бит данных (PB0..PB7))+6 управляющих линий (отдельные ноги портов)
11 из них выведены на разъем (технологический). Обращение к FT245BM из проги как к буферу FIFO так что прога скорее всего
не полетит.
Устройство с ARM7 будет разрабатываться вновь отдельной платой (там можно творить многое)
В основной пате есть место для установки этого доп устройства (собственно оно заменит PC104)

Во вложении схемка и описание параллельного интерфейса через параллельный регистр для связи 2х контроллеров на примере blackfin, но думаю, что можно ее адаптировать для АВР и АРМ7, или хотя бы идею почерпнуть.

Спасибо, интересно.

Поставьте ПЛИС и делайте что хотите. Хоть FIFO, Хоть SRAM, Хоть SDRAM. Параллельный или последовательный как душе угодно. И интерфейс взамен FT- ки без проблем организуете и со скоростями проблем не возникнет. 1 Мбайт/с пакетами по 64к без проблем (сам делал на FT245R). И память в этом же кристале. Ресурсов много не займет. Еще останется для какой нибудь попутной задачки.

Ну а теперь, кто из изобретателей интерфейсов скажет в чем их отличие от, например, того-же банального SPI . Двухпортовая RAM/Fifo (дорогие, редкие, умирающие - в серии отакзались уже от них лет пять назад, идущее вразнос при сбоях..), а также они-же, но в FPGA , еще преимущества имееет из-за работы в качестве буфера, но если не махать на ARM ногами для эмуляции шины. Если ARM имеет внешнюю память, он до кучи имеет и всякие вкусности, типа того-же уже используемого USB...
Зачем плодить уродство.

Я чуть ли не первым упомянул двухпортовую RAM, и на уродство отвечу

1) Вообще-то сама попытка подобного проекта - уродство. Постановка задачи в виде наличия AVR, очевидных существенных переделок проекта, и в то же время сохранения проекта по прежнему странна.
2) А термин применил, чтобы всем было понятно, что доступ должен быть с двух сторон, если AVR и проект на нем так ценнен, что даже частоту не изменить.
Кстати, чем ставить двухпортовую память, будет проще заткнуть AVR сбросом, чтобы он замер, пока ARM в память данные не напишет. Двух портовка точно не нужна будет, достаточно будет шинных формирователей и пары регистров. Или все ресурсы заняты SPI, или контроллер вообще вырублен - разницы никакой.

с многоядерных систем 2портовые как были так и остались, но интегрировать стали, например OMAPы и разные дсп кластры ( sharc ) . иногда и видеовходы и тфт драиверы с фифо буферируют если архитектура мк требует. a вообще то ожидал бы от суперадминна больще толерантности, подход типа "мое мнение и неправильное мнение" не особо убедителныи.

Сообщение отредактировал proba - Jun 12 2009, 07:45