signed int num;
char KbierTemp, trt;

//************** Инициализация для работы энкодера ************************
DIR_PORT_ENC &=~LINE_ENC; //определяем линии управления энкодера на ввод
PUL_PORT_ENC |= LINE_ENC; //включаем подтягивающие резисторы на входах энкодера
INTSCR_MODE1=OFF; //Инициализация прерываний по модулю KBIER. Динамический режим
INTSCR_IMASK1=ON; //Инициализация прерываний по модулю KBIER. Запрет прерываний по модулю KBIR
delay_10mks(10);
KBIER=(PORT_ENC & LINE_ENC); //Разрешить прерывания только для линий, установленных в "1"
INTSCR_ACK1=ON; //Инициализация прерываний по модулю KBIER. Сброс тригера TKBI
INTSCR_IMASK1=OFF; //Инициализация прерываний по модулю KBIER. Разрешение прерываний по модулю KBIR
//************** end ****************************************************************
void interrupt 15 Isr_KBIER(void)
{
if (!INA0_ENC && (KBIER & 0x02))
{
if (INB0_ENC) ++num;
if (!INB0_ENC) --num;
}
if (!INA1_ENC && (KBIER & 0x04))
{
if (!INB0_ENC) ++num;
if (INB0_ENC) --num;
}
if (!INB0_ENC && (KBIER & 0x01))
{
if (!INA0_ENC) ++num;
if (INA0_ENC) --num;
}
if (!INB1_ENC && (KBIER & 0x08))
{
if (INA0_ENC) ++num;
if (!INA0_ENC) --num;
}
KBIER=(PORT_ENC & LINE_ENC);
INTSCR_ACK1=ON; //Сброс тригера TKBI
}

//*** Cекция для определения входов енкодера ***************************************
//*** ENCR
#define PORT_ENC PTA //Порт входов енкодера
#define DIR_PORT_ENC DDRA //Направление линий входов енкодера
#define PUL_PORT_ENC PTAPUE //Направление линий входов енкодера
#define INA0_ENC PTA_PTA1 //Вход линии А енкодера
#define INA1_ENC PTA_PTA2 //Вход линии ~А енкодера
#define INB0_ENC PTA_PTA0 //Вход линии B енкодера
#define INB1_ENC PTA_PTA3 //Вход линии ~B енкодера
//#define LINE_ENC 0x09 //Используемые линии для работы энкодера в "1" не изпользуемые в "0"
#define LINE_ENC 0x0F //Используемые линии для работы энкодера в "1" не изпользуемые в "0"

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
use ieee.numeric_std.all;

library UNISIM;
use UNISIM.VComponents.all;

entity filtr_16t_v_01 is

port (
f_clk : in std_logic;
f_en_low_fr_strob : in std_logic;
input_nf : in std_logic;
output_f : out std_logic
);
end entity filtr_16t_v_01;
------------------------------------------------------------------------------
-- Architecture section
------------------------------------------------------------------------------

architecture IMP of filtr_16t_v_01 is

signal flag : STD_LOGIC;
signal cnt : STD_LOGIC_VECTOR (0 to 5);

begin

filtr: process( f_clk) is
begin
if (f_clk = '1' and f_clk'event) and f_en_low_fr_strob = '1' then
if input_nf = flag then
if cnt(0) = '1'
then
output_f <= flag;
else
cnt <= cnt + 1;
end if;
else
cnt <= (others => '0');
flag <= input_nf;
end if;
end if;
end process filtr;

end IMP;