Доброе время суток.
Нужна помощь, т.к. даже бубен не помогает))) Имеется Virtex2 на который гонятся данные с АЦП(AD9430). На ЦАП подаем частоту 26МГц. Задача очень проста, забирать каждый 8-ой отчет. Вот, что имеем:

IN_ADC_CLK - клок от АЦП'а выровненный с данными.

Все бы хорошо, но счетчик временами сбоит. Вот выборка сигналов из ChipScope'a(выборка производилась на той же частоте, на которой работает АЦП ):


Почему счетчик так может работать??? У меня уже нет ни каких идей. Места а в fpga еще много. 26МГц небольшая частота, что бы были проблемы с времянками. Мистика

Проблемы с времянками могут быть и на частоте 1МГц.
Откуда берется и как привязан к IN_ADC_CLK сигнал cregs_dsp_bclk2[ADCRXFIFOCR][ADCRXFIFOCR_RST]?

Тактовая ChipScope откуда берется?
Я вижу не сбой счетчика, а стробоскопический эффект.

Вставте код связаний с cregs_dsp_bclk2[ADCRXFIFOCR][ADCRXFIFOCR_RST] похоже проблема там...

Да, большое спасибо, там ошибка, сигнал сброса счетчика не синхронин c IN_ADC_CLK. Исправил.


Вообще сигнал cregs_dsp_bclk2[ADCRXFIFOCR][ADCRXFIFOCR_RST] сбрасывает всю логику схемы и активен в самом начале, далее, при работе счетчика всегда равен нулю. Даже после исправления счетчик не хочет считать))). Вот (Сигнал cregs_dsp_bclk2[ADCRXFIFOCR][ADCRXFIFOCR_RST] тоже приведен):


Тактовая частота chipscope одинакова с тактовой частотой идущей на ацп.
До конца не осознал что такое стробоскопический эффект, но при правильной работе счетчика мы должны видеть примерно одинаковый уровень сигнала q_quadr. Частота изменения сигнала q_quadr в 8 раз меньше тактовой частоты chipscope, но как показывает выборка, сигнал q_quadr "скачет".

Все вроде должно работать, а не работает или я ошибаюсь и все еще что-то делаю не верно?

Сообщение отредактировал slash_spb - Aug 6 2009, 20:00

Анализатор таймингов на все это вместе с чипскопом что говорит, не ругается?

Как вариант - начать пытать схему отрезая от нее по кусочку, пока не сознается.

В порядке бреда - проходит пичок по цепи сброса, как раз перед фронтом клока, который на ноль счётчик должен был возвратить.

Shtirlits В правильную сторону клонит. Я бы еще внимательно просмотрел лог компиляции.
Можете обнаружить, что там что-то плохо попахивает...

И еще в качестве меры профилактики я бы сделал такую вещь:
Раз у вас cregs_dsp_bclk2[ADCRXFIFOCR][ADCRXFIFOCR_RST] это вроде как асинхронный reset я бы подключил его ко всем FlipLopам у вас в коде. Т.е. к adc1_d0, q_quadr и т.д....

И все же приведите формирование cregs_dsp_bclk2[ADCRXFIFOCR][ADCRXFIFOCR_RST] . Что-то мне подсказывает что это не просто входной пин.
Как объявлен sample_cnt? reg [2:0] sample_cnt;?

Большое всем спасибо. Схема наконец созналась. Решил на 150MHz посмотреть на клок от ацп. Вот что увидел:




IN_ADC_CLK - клок от АЦП.
ref26_MHz - клок на АЦП.

Блин, с таким еще не сталкивался. Видимо что-то с АЦП или со схемотехникой. Пока решил просто использовать ref26_MHz, с ним все работает хоть это и не совсем правильно.

Спасибо за помощь

Хочется сказать голосом ослика из Шрека "У меня есть дракон осциллограф и я не побоюсь применить его!".