|
Floating and fixed point arithmetic in FPGA |
|
|
|
Sep 1 2009, 19:30
|

Гуру
     
Группа: Свой
Сообщений: 3 615
Регистрация: 12-01-09
Из: США, Главное разведовательное управление
Пользователь №: 43 230

|
Цитата(zverek @ Sep 1 2009, 22:04)  Не, я его ни в коем случае не ругаю, просто описал первое впечатление  Спасибо, попробую.  Просто серьезно подойдите. Это все же язык программирования. Причем специфический. Это не x=x+1; Это гораздо более высокий уровень. x=0:0.001:pi*10; Просто создали вектор. От 0 до pi*10 c шагом 0.001 y=sin(x); сказали сделай вектор y члены которого будут синусами вектора х z=tan(x.^9); сделай вектор z, члены которого будут тангенсами в членов вектора x в девятой степени. plot3 (x,y,z); нарисуй все это (фигня получилась) А можно использовать и фурье и фильтры и вообще что угодно. Короче кол-во ДИКОГО ГЕМОРРОЯ, матлаб сокращает просто грандиозно, где есть хоть какие-то расчёты.
|
|
|
|
|
Sep 2 2009, 12:34
|
Местный
  
Группа: Свой
Сообщений: 351
Регистрация: 17-09-05
Из: Москва
Пользователь №: 8 660

|
Цитата(Самурай @ Aug 30 2009, 21:49)  Не буду утверждать, что нижеперечисленные книги являются образцом досконального анализа и уж тем более, что они обладают необходимой глубиной, но тем не менее, наверно их все-таки стоит полистать: 1. Арифметика цифровых машин (М.А.Карцев) 2. Основы машинной арифметики (А.М.Шауман) 3. Arithmetic and Logic in Computer Systems (Mi Lu) 4. SYNTHESIS OF ARITHMETIC CIRCUITS: FPGA, ASIC, and Embedded Systems Все книги легко ищутся в сети, а для более глубокого изучения всегда есть гугл, ключевых фраз для поиска, после прочтения вышеперечисленного, должно хватить с избытком  И еще одна книга в духе 3 и 4: Ergovac, Lang. Digital Arithmetic.
|
|
|
|
|
Sep 8 2009, 20:17
|
Местный
  
Группа: Свой
Сообщений: 351
Регистрация: 17-09-05
Из: Москва
Пользователь №: 8 660

|
Еще в тему. Мой студент на курсовом реализовал плавучку + и * практически в полном соответствии с IEEE-754, включая обработку субнормальных чисел и формирование всех флагов.
Результат для 32 бит в сравнении с Альтеровскими + и * для Cyclone III:
Altera: + : 183МГц, 11тактов, 950ЛЭ * : 181МГц, 5 тактов, 279ЛЭ
Свой: + и * выполнены как один модуль, использующий некоторые совместные части: 105МГц, 5 тактов, 1643ЛЭ.
Целью было понизить число тактов сумматора за счет частоты, подогнав частоту под реально достижимую в процессоре Nios II для используемой платформы.
Самые ресурсоемкие блоки - сдвигатели для денормализации и нормализации.
Из 5 тактов последние 3 - это нормализация, денормализация, округление результата с формированием флагов. Это цена полной поддержки формата IEEE-754.
|
|
|
|
|
Dec 9 2010, 15:56
|
Частый гость
 
Группа: Свой
Сообщений: 123
Регистрация: 7-08-06
Пользователь №: 19 372

|
Цитата(Maverick @ Sep 8 2009, 09:58)  Попытаюсь вставить свои пять копеек  У Xilinx есть CoreGenerator, который может сгенерировать готовый блок для работы с плавающей запятой по стандарту IEEE 754 Floating-point 3.0?
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|