В видео показано автоматическое проставление глухих и скрытых via для ухода во внутрение слои как это прописано в правилах для сигнальных цепей и простановки сквозных via для питания. Правила введены в CES.
Реализация одновременной установки нескольких via (обычно применяют для цепей питания) показана в http://www.megratec.ru/data/ftp/exp_movie/new/MVO.avi это функция Multiple_Via_Object (MVO) - в документации есть ее описание.

А существует какой нибудь гайд по ручной разводке в Exp? Чтобы там были сведены основные операции, например как ведя дорожку в данной точке перейти на другой слой, как завершить/приостановить/продолжить трассировку дорожки, как по ходу дела сменить толщину для продолжения дорожки, ну и т.п. А то документация вся из серии "без поллитры не разберешь", что-то хочется попонятнее, типа "шаг за шагом".

Думаю что вам сюда
http://www.megratec.ru/data/ftp/exp_docs/
http://www.megratec.ru/data/ftp/exp_movie/
http://megratec.ru/data/ftp/exp_movie/new/
А лучше всего тренинг intro_exp_pcb_rus.pdf, но не знаю где его сейчас взять, могу выслать (ЛС если что), хотя у вас возможно это всё есть, т.к. далеко не новичок на форуме

Сообщение отредактировал Inpharhus - Sep 11 2009, 10:36

Изучите тренинги и т.д.

Не, нету его у меня. Я с ментором разбираюсь так, по ходу дела, когда минутка есть... Пришлите пожалуйста, если не сложно (если, конечно, его нет на местном фтп, но я не обнаружил). _ s m собако b k . r u .

в http://www.megratec.ru/download/ они есть
и где-то на форуме я давал уже прямые ссылки

Я не "подтвержденный пользователь", соотв. мне закрыты тренинги. А обе прямые ссылки, найденные тут, не арбайтен.

Что мешает стать подтвержденным?

Работают, и там их три - теория, лабы, данные.

http://electronix.ru/forum/index.php?showt...%E5%ED%E8%ED%E3

Да то, что я не читал, что это такое... По формулировке "подтвержденный" был почему-то уверен, что для этого надо быть официальным пользователем софта. За ссылки спасибо, поиск по слову "intro_exp_pcb_rus.pdf" их не находит.

Вот еще вопрос. Можно ли включить отображение названий цепей, подключенных к пину на самих пинах (типа как в пикаде оно было). А то при ручной разводке не удобно ориентироваться, какая цепь где. Ну или подскажите, как принято тут оперативно определять, какой пин принадлежит какой цепи, не выделяя пина или цепи, особенно для пинов, подключаемых к плейнам, которые "крестами" отмечены.

Vadim, expflash спасибо! Теперь можно жить

да, это удобно, но наверно никак
http://megratec.ru/forum/1/?theme=1315&...%C3%C5%D0%C5%CA

А тогда такой вопрос - возможно ли сделать текст, привязанный к компоненту, но не аттрибут? Т.е. идея такова - сделать скрипт, который бы насоздавал текстовых объектов с именами цепи.

Для чего мне это все - вот стоит фпга. Так как в Exp нет редактирования цепей - я не могу оптимально переподключить цепи, глядя на их расположение, и одновременно в даташит (только я знаю все правила, какую цепь куда и как можно перебросить, а куда нельзя, чтобы потом все как надо внутри фпга улеглось). Следовательно сделать все пины свопуемыми нельзя, чтобы свопить вслепую только глядя на "нитки" цепей. Значит мне надо переподключать в DxD и делать аннотацию. А для того, чтобы понять, что, куда и как - надо видеть названия всех цепей вокруг того места, где оптимизирую. Это первое, для чего необходимо видеть названия цепей. Второе - рисование плейнов. Для того, чтобы оптимально "порезать" плейн - надо видеть не только "кресты" на пинах, которые подключать к плейну, но и названия цепей. Хотя тут, конечно, наверное будет достаточно подсветить цепи, предназначенные для плейн-слоя, разными цветами, ибо их не так много.

а вот здеся нужен IOD в котором уже все это учтено и ты не сможешь перекинуть Out в In

Нет, IOD не спасет никак. Мне нужно визуально поперекидывать цепи исходя лишь из оптимальности и удобства трассировки, и не нарушая определенных выработанных мной правил, более сложных, чем просто правило взаимозаменяемости пина (т.е. к примеру - эта группа пинов должна быть в одном банке, который питается оттуда-то, но номер банка не важен, или к примеру - эта группа пинов должна быть в банке, который питается оттуда-то, при этом это true LVDS, и при этом на соседние по кристаллу пины ничего нельзя подключать, но, опять же, ни номер банка в абсолютном виде, ни номера конкретных пар не важны. Или - это входной клок, его можно подать на любой клоковход правой или левой стороны кристалла, но не верхней или нижней). А назначения пинов для ФПГА я буду делать потом, когда-то, когда начну проектировать HDL-описание схемы для нее. Причем и объявить все пины свопуемыми и делать все аккуратно вручную тоже не выход... Из-за каличности реализации этого свопа - при аннотации оно вместо того, чтобы перекинуть цепь, перекидывает номер вывода, оставляя при этом имя пина на месте, чем нарушает целостность описания пина - номер всегда должен соответствовать имени.

Ну а что касается IOD - я бы с удовольствием поимел бы возможность получить "шапку" описания модуля на верилоге с указанием всех подведенных цепей с аттрибутами соответствия пинам, по результатам всех моих деяний в процессе разводки... Но, как я понимаю, IOD делает обратное... (или не прав?)