Вот именно это и смущает в этой схеме. Есть ли гарантия, что FPGA будет сконфигурирована? Прописаны ли эти времена в какой-нить официальной документации (конфигурирование FPGA, формирования сигнала RESET на шине PCI) У Вас лично есть подобные реализации?
Автокофигурирование из SPI флэшки - очень интересно...

Я с Cyclone III не работал пока, но у меня есть работающее устройство (моей разработки) для шины PCI на Cyclone II (EP2C5), где используется описанная конфигурационная схема. Время конфигурирования около 200 мс.
В альтеровском аппноте про конфигурирование циклона 2, есть формула, по которой можно рассчитать время загрузки. Думаю для циклона III такая формула тоже существует.

Вообще думаю, что вашу задачу решат EXAR-овские микросхемы. Это будет быстрее и менее рисковано чем городить на FPGA.

А вообще, серия MAXII от альтеры - это та же самая FPGA с конфигурационной памятью на борту.

Большое спасибо за инфу! Буду думать в этом направлении...
Что касается Exar-овских микросхем, да согласен, если только UARTы - это хорошее решение, однако у нас есть потребность нагрузить устройство некоторыми дополнительными функциями, помимо UARTов, да и ещё один аргумент - изучить протокол PCI на будущее
Так что там с паритетом, кто-нибудь ответит?

У меня контроль и выдача паритета присутствует.

Весь вопрос в том, на сколько правильный PCI Вы хотите сделать: строго по спецификации (как коммерческие ядра) или лишь бы работало (а-ля PCI mini). Со вторым вариатном можно на проблемы нарваться.

Если хотите, чтоб Ваша плата работала везде и всюду - тогда по первому пути.
Если плата в составе какого-либо Вашего устройства (встраиваемая система), можно пойти по второму пути, предварительно хорошенько всё протестировав.

Есть ещё третий путь: заложить в констукцию мост PCI-локальная шина (что-нибудь из продукции PLX). Тогда в ПЛИС не надо заботиться о протоколе шины PCI. В этом случае можно взять маленькую ПЛИС (МАХII или что-то из серии MAX3000A) для реализации связки локальная шина<->UARTы и локальная шина<->GPIO.
Но по деньгам дороше выйдет.

А Вы случайно не проверяли, какова реакция у системы на ошибку паритета?

думали об этом, но действительно:
да и к тому же нам от PCI нужно-то всего-ничего - PnP, доступ к портам ввода-вывода, а для этого, как мне кажется, готовые решения будут избыточными и дорогими.
Труд инженера сейчас у нас стоит не много, а конечную продукцию хочется произвести как можно дешевле.

Нет, не проверял.
Моя плата выполена под PCI-104 и входит в состав встраиваемой системы. Т.о. я не парился по поводу обеспечения 5V tolerance и доработки ядра PCI, т.к. заведомо было известно, что моя плата не будет втыкаться в какое-либо неизвестное мне устройства.
Я взял ядро pci32tlite ядро с opencores.org, вставил его в свой проект и оно у меня завелось в железе с первой же попытки. Потом в процессе отладки всей системы к ядру ни разу нареканий не было.
Первоначально отладкой взаимодействия с устройством занимался под ДОСом из своей паскалевской программы.

http://opencores.org/project,pci32tlite_oc

PCI32TLITE_OC_HOWTO. Document to evaluate the PCI32TLITE IP Core creating "maxii_uart" project:

- Project to create a UART 16550 PCI peripheral using IP Cores from www.opencores.com:
- PCI32TLITE_OC(Peio Azkarate)
- A_VHDL_16550_UART(Howard LeFrevre)
- GH_VHDL_LIBRARY(George Huber and Howard LeFrevre)
- Permits easy evaluation of the IP on HW.
- Using PCI32TLITE_OC UART with LINUX serial standard driver.

Вроде как раз то что Вам и надо