Уважаемые знатоки NIOSа,помогите мне пожалуйста!
Собрал nios+sram.Поставил самое производительное ядро.Потом написал на Си простенькую программку передачи нуля и единички в SRAM.
Посмторел осциллографом CS и WE и удивился,что скорость маленькая((((использовал 80Мгц).
Может кто знает как разгоняется она????или какие нибудь есть настройки для этого!????

поподробнее желательно. SRAM внешняя, какой тип? картинки из SOPC-билдера и с осциллографа не помешают (маленькая скорость это сколько?). код программы опять же. так на вскидку 2 версии: или в компоненте SRAM тайминги криво настроены, или по шине avalon кто-то еще данные гоняет. можно SignalTap-ом посмотреть шину.

1)Собрал nios(самое производительное ядро) и скомпелил,ошибок нет.(использовал SRAM IDT71V416).
2)Дальше скомпелил весь проект в квартусе.
3)Создаю проект в Nios IDE и компелирую проект полностью.
вот программа:

4)потом пять лезу в квартус и компелирую весь проект.
5)Сейчас решил загрузить конфигурацию в EPCS.Все грузится.
6)хочу проверить сигналы CS и WE,но уже осциллограф ничего не показывает.
Почему не пойму??
может что я не так в Nios IDE?

Сообщение отредактировал Omen_13 - Sep 29 2009, 20:47

давайте не так быстро шаги 4 и 5 пока лишние.
попробуйте собрать проц без кэшей, есть подозрение, что вот это "*(unsigned int*)EXT_RAM_BEGIN =0; *(unsigned int*)EXT_RAM_BEGIN =1;"
он делает в кэш-памяти. кстати, выложите еще настройки линкера.

upd:
проверил на циклоне3(стартер-кит), так и есть пишет в кэш. если сделать так

то будет писать в off-chip memory. на всякий случай проект прилагаю.
упс, не влез. вот он

Интересно, а почему нельзя написать следующим образом:

IOWR_32DIRECT(ALT_SRAM_BASE, offset, data);

можно и так. alt_remap_uncached() удобно использовать, если какие-нибудь структуры в памяти лежат. тогда доступ по указателю легко сделать.
все это в 5 томе квартус-хендбука расписано.

Уважаемые гуру Niosa. Подскажите ,пожалуйста где я могу почитать про библитоетки и их функции,комманды для Nios-a. А то что-то трудновато пока дается его изучение?

Так а в "начале начал" посмотреть ??
Думаю ЭТО решит все вопросы

Попробовал Nios_s посмотрел осциллографом cs и wr и не понял как он работает?(пробовал программу,предложенную выше).Хотелось бы узнать длительность cs,wr,rd на нем и на Nios_f?И вообще как он работатет с памятью?

тайминги можно посмотреть в SOPC-билдере. Nios_s и Nios_f скорее всего работают одинаково, за исключением кеширования. ну последний еще м.б. еще пачками может считывать, надо в настройках проца смотреть.

Так вот я не пойму,во время cs проходит 8 импульсов(т.е. мы посылаем наши 1 и 0). Нопочему именно 8?каков смысл работы?хотелось бы узнать может он пошустрее с памятью работает чем мультикор?это было бы радостно)

тут надо на шину Avalon смотреть, кто ее еще кроме контроллера памяти дергает. а насчет кто кого шустрее, надо четко задачу формулировать, что делать проц должен.

Опишите свою систему подробнее:
1. Какую память используете - только внешнюю SRAM, или On-chip RAM тоже?
2. Где у Вас располагается кодовый сегмент (т.е. откуда выбирается исполняемый код)? Куда указывает вектор сброса процессорного яда?
3. Какова разрядность Вашей внешней SRAM?
Думаю, что если Вы для себя выясните эти вопросы, то и сами со своей проблемой разберетесь

Я, как и ROMЫ4, создавший эту тему, "удивился,что скорость маленькая". К сожелению понятных ответов я не увидел, может ROMЫ4 спрашивал как то не так? Спрошу тогда я по-своему, может кто знает?
Отсимулировал я проект работы с SSRAM, который выложил vadimuzzz, и получил при тактовой частоте 80 MHz следующее

Также отсимулировал сборку NIOSa-fast, кот. меня ещё больше интересует: тактовая 50МГц, память программ и данных в SDRAM 16-бит, обмен с асинхронной SRAM, обмен для примера происходит так:
while (1)
{
IOWR_32DIRECT(SRAM_0_BASE, 0, 9);
IOWR_32DIRECT(SRAM_0_BASE, 4, 10);
IOWR_32DIRECT(SRAM_0_BASE, 8, 11);
IOWR_32DIRECT(SRAM_0_BASE, 12, 12);

IORD_32DIRECT(SRAM_0_BASE, 0);
IORD_32DIRECT(SRAM_0_BASE, 4);
IORD_32DIRECT(SRAM_0_BASE, 8);
IORD_32DIRECT(SRAM_0_BASE, 12);
}
Получил следующие результаты:

В связи с этим вопросы:
1) Можно как-то ускорить обмен с SRAM без DMA? Понимаю, что больше всего обмен тормозит 16-бит память программ и данных, думал, что кэширование инструкций как-то эффективней будет работать. Может что не так делаю?
2) Как работать с ДМА? Пробовал пример из Quartusa 9.0 memtest.c, что то не заработало. Может кто покажет, как надо сделать программу отдельно для записи в SRAM и отдельный пример для чтения из SRAM.

Простите, можно вопрос: приведенные графики моделирования где были сделаны, это model sim ?