Я не знаю, что там у вас "не режется", у нас был сделан дизайн на нем в корпусе на 780 ног, причем половина работала на 3.3 на на частотах до 120 МГц с резисторами только в клоках, а оставшаяся половина - на DDR2 без резисторов и на LVDS 270 МГц DDR. А еще на пол-платы был аналоговый приемник с микрополосковыми фильтрами прямо на плате, и все это работало безо всяких сложностей и наводок.

Мне аж самому интересно стало, поковырялся с SoPC - нашёл там контроллер этот - на неделе соберу какой нибудь дизайн - отпишусь, потому как что-то слабо верится что падение частотки связано именно с 3.3 вольтами

Да и принципиальная разница какая между запиткой банков 3-го циклона от 3 вольт и 3.3 вольт ??

Принципиальная разница - в ограничении овершутов. Однако это не спасает от необходимости качественно разводить, так как не спасает от андершутов, поэтому я лично выгоды не вижу. Правда, для трех вольт ровно в отличии от 3.3 можно ставить drive strength 12 и 16, что может помочь сделать быстрый дизайн, но на практике как раз наоборот, меньший ток дает лучшие результаты, хоть и немного подзаваленные фронты.

С этим то всё понятно, я про влияние запитки на скорость дизайна, я пока какой то логической связи не вижу

Логическая связь заключается в том, что в медленной линии даже если есть небольшой звон, то он успокоится к следующему фронту, и если абсолютное значение овершута не выходит за паспортно-допустимое, то все работает. А в бытрой линии при наличии звона следующий фронт приходит до того, как линия отзвенела от предыдущего, и все обычно ломается. Наглядно это можно посмотреть, взяв в HyperLynx драйвер того же Cyclone III на 3.3 и погонять его на 200-300 МГц даже на более-менее согласованной линии.

2 DmitryR - то что вы расказываете - это же связь поведения линии со скоростью переключения сигналов а не с их уровнем..
Разница между 3В и 3.3В на сколько я понял лишь в том, что на 3 вольтах можно есчё Drive Strength выбирать, что естественно влияет на скорость сигналов, но ведь 12 мА от 16 мА не сильно отличаются , то есть кардинально погоды это не сделает..
Или там кардинально драйвера отличается для 3В и 3.3В ??

Я понимаю что взяв в HyperLynx драйвер Cyclone 3 на 3.3В и погоняв его на сотнях МГц я всё увижу, но хочется не быть поставленным перед фактом, а знать почему так..

0.3 вольта - это большая разница. можно и без гиперлинкс, промоделируйте в ltspicе импульс 3в и 3.3в с полседоватлельной катушкой и каким-то резистором на землю - вы увидити, как отличается овершут.

я вообще буду все запитывать от 2.7-2.8в, да бы по-меньше возистся с дизайном платы

brag,

А если попробовать разместить микросхему памяти на обратной стороне под FPGA? Соединения получатся почти точка-точка.
У меня похожий проект - EP3C25Q240C8N + 64Mbx16 DDR SDRAM.

Столько разговоров про DDR память, что я тоже захотел такую. Прочитал хандбук и некоторые апноты. Остановимся на корпусе PQFP-240, для многих удобно и дешево за счет ручного монтажа. Для подключения 16-бит DDR2/DDR придется использовать top и bottom банки ПЛИС (как самые быстрые), т.к. сверху и снизу ПЛИС по одной группе по 8 бит. На каждые 8 бит памяти нужны по одному сигналу DQS, DM. А зачем аж по 6 с каждой стороны? Возникает вопрос:
- можно ли из 6-и DQS и DM использовать один любой? Иными словами... top - это банки 7 и 8, в каждом из них по 4 DQ для DDR (т.е. задействованы оба банка). С другой стороны, банк 7 - это DQS1,3,5, банк 8 - DQS0,2,4. Все равно какой из них задействовать?

Если можно, то действительно может получиться:



ноги A0...A12, RAS, CAS, BA0,1, CKE вроде бы можно на любые IO?

Если использовать верхний и нижний банк, то DQS DM и DQ использовать любые не получится.
Они собраны в группы по 10 выводов: 8 DQ + DQS + DM.

Т.е. группе DQ5B соответсвуют сигналы DQS5B и DM5B? Но тогда:


?

Где это вообще написано, что-то я упустил...

В хандбуке на 3-й циклон на стр.198 "Cyclone III Memory Interfaces Pin Support" можно почитать про группы.
Также квартус ругается при компиляции, если задействовать не те DQS и DQM

я тоже об этом думал...сколько слоев плата? если 4 слоя, то обычно волновое сопротивление bottom/power какое-попало.
хотя,если проводники очень короткие, то это не важно.
но пока заюзаю SDRAM. DDR в следующем проекте или в следующей ревизии этого проекта. мож к тому времени и насобираю денег на платы в Китае - влеплю BGA.


если вы внимательно посмотрите,то некоторые DQS-пины относятся не к той DQ-группе, к которой относятся остальные DQ-пины, а в документе написано, что DQS пины надо брать из той же DQ-группы, что и DQ/DM - пины.
просто пинауты(таблицы) общие для разных корпусов.


любые, только чтобы по частоте устроили. рекомендуют из тех же сторон, что и DQ/DM/DQS.

Это с какого это перепуга оно какое попало? Даже если вы не уточнике стек слоев изготовителю, то он сделает межслойное расстояние равномерное, и зная толщину платы и толщину меди можно легко расчитать сопротивление. Но даже если ничего не расчитывать, то у bottom сопротивление такое же, как у top - они же зеркальны.

какое попало, я имел в виду, что его обычно не расчитываю..
если есть толщина платы и нужно выдержать сопротивление TOP-GND-PWR, то bottom В пролете.
[attachment=36965:Untitled_1.gif]