Цитата(MrYuran @ Oct 14 2009, 16:01)

Вроде разрешается опора от AVcc/3 до упора.
Дык это сверху ограничение, а снизу ограничения по абсолютному значению нет.
Цитата(MrYuran @ Oct 14 2009, 16:01)

Чем может быть чревато несоблюдение данного условия? (про нижний предел Ve_ref+)
ИМХО только возможным ограничением по амплитуде и м.б. увеличением нелинейности. Обратите внимание на Note 1 и 3 и еще раз на блок-схему DAC взгляните.
Цитата
NOTES: 1. For a full-scale output, the reference input voltage can be as high as 1/3 of the maximum output voltage swing (AVCC).
2. The maximum voltage applied at reference input voltage terminal VeREF+ = [AVCC − VE(O)] / [3*(1 + EG)].
3. For a full-scale output, the reference input voltage can be as high as the maximum output voltage swing (AVCC).
Требования к величине V
eREF+ ≥ A
VCC/3 зиждется на том, что при использовании полной шкалы нужно учитывать 3-х кратное усиление на выходе ЦАП.