реклама на сайте
подробности

 
 
2 страниц V  < 1 2  
Reply to this topicStart new topic
> Измерение интервалов меньше 1нс на FPGA
Shtirlits
сообщение Oct 30 2009, 09:41
Сообщение #16


Знающий
****

Группа: Свой
Сообщений: 845
Регистрация: 18-10-04
Из: Pereslavl-Zalessky, Russian Federation
Пользователь №: 905



Цитата(DmitryR @ Oct 30 2009, 12:39) *
На современных FPGA Xilinx/Altera эта задача решается без хлопот. Просто вот Actel - он на самом деле на high speed не очень заточен.

Я имел в виду задачу измерения интервалов, а не 1nS интервалов.
А вы?
Go to the top of the page
 
+Quote Post
DmitryR
сообщение Oct 30 2009, 10:33
Сообщение #17


Профессионал
*****

Группа: Свой
Сообщений: 1 535
Регистрация: 20-02-05
Из: Siegen
Пользователь №: 2 770



На мой взгляд задача измерения интервала сводится к подсчету количества малых интервалов, укладывающихся в измеряемый.
Go to the top of the page
 
+Quote Post
АБС
сообщение Oct 30 2009, 12:02
Сообщение #18





Группа: Участник
Сообщений: 10
Регистрация: 28-10-09
Пользователь №: 53 261



Цитата(Shtirlits @ Oct 29 2009, 22:04) *
Кстати, "градусник" из регистров и элементов задержки может дать результат лучше, если его непрерывно калибровать.
Для этого можно сделать пару экземпляров градусника, один калибруется по биениям частот двух PLL, другой работает, потом меняются.
...
Еще, если учесть:
- джиттер до 5.6% периода ~225 pS
- skew глобальной сети 250 pS, который надо бы удвоить, так как перекос клока и перекос данных.
- ошибку duty cycle +-1.5% ~60 pS
то видно, что точнее 1nS может и не получиться.
...


А. Можно по-подробнее про калибровку градусника?
Б. Зачем же вы удваиваете skew глобальной сети?
И причем вообще skew глобальной сети? Эта задержка постоянная, и по моему никак не влияет на ошибку измерения.
Джиттер и ошибка duty cycle это да, это надо сложить.
Вы определенно правы насчет двух PLL. В этом случае видимо надо удвоить и jitter и duty cycle.
Или в случае с двумя PLL вообще не стоит расчитывать на хоть какую-то синхронность их работы?


Цитата(DmitryR @ Oct 30 2009, 13:33) *
На мой взгляд задача измерения интервала сводится к подсчету количества малых интервалов, укладывающихся в измеряемый.


Да, моя задача именно в этом и состоит.

Сообщение отредактировал АБС - Oct 30 2009, 12:18
Go to the top of the page
 
+Quote Post
Shtirlits
сообщение Oct 30 2009, 13:40
Сообщение #19


Знающий
****

Группа: Свой
Сообщений: 845
Регистрация: 18-10-04
Из: Pereslavl-Zalessky, Russian Federation
Пользователь №: 905



Цитата(АБС @ Oct 30 2009, 15:02) *
А. Можно по-подробнее про калибровку градусника?

Во-первых, я так не делал, а только размышлял на тему.
На входе "градусника" ставим мультиплексор, чтобы выбирать измеряемый сигнал или периодический сигнал с другой PLL, период которого отличается минимально.
Дальше логика должна наблюдать стробоскопический эффект при прокурчивании сдвигов фазы полный оборот.
На каждом такте должно наблюдаться смещение фронта, если разрешение градусника выше, чем разница в периодах. Если сделать много оборотов, то можно попытаться сделать выводы о точности.

Цитата(АБС @ Oct 30 2009, 15:02) *
Б. Зачем же вы удваиваете skew глобальной сети?

Сгоряча, так как не знаю перекос между сетями.
В документации обычно указан перекос между точками одной сети.
Думаю, что это знает статический анализатор таймингов.
Go to the top of the page
 
+Quote Post
АБС
сообщение Oct 30 2009, 14:49
Сообщение #20





Группа: Участник
Сообщений: 10
Регистрация: 28-10-09
Пользователь №: 53 261



Получается что работать с двумя PLL для такой задачи вообще не реально?
Их фронты будут плавать друг относительно друга? Или поскольку всетаки они запитываются от одного
клока можно ожидать только постоянный фазовый сдвиг, но не разницу в частотах?
Go to the top of the page
 
+Quote Post
Shtirlits
сообщение Oct 30 2009, 15:11
Сообщение #21


Знающий
****

Группа: Свой
Сообщений: 845
Регистрация: 18-10-04
Из: Pereslavl-Zalessky, Russian Federation
Пользователь №: 905



Цитата(АБС @ Oct 30 2009, 17:49) *
Получается что работать с двумя PLL для такой задачи вообще не реально?
Их фронты будут плавать друг относительно друга? Или поскольку всетаки они запитываются от одного
клока можно ожидать только постоянный фазовый сдвиг, но не разницу в частотах?

Проблемы я вижу две - раздать опорный клок и доставить клок к измеряемому сигналу.
Если придумать способ обнаружения перекоса между PLL, то можно подобрать задержку на входе PLL. К счастью CCC на лету можно реконфигурировать. Но делать это нужно именно на ходу, так как задержки не стоят на месте.
На мой взгляд лучше будет, если каждый CCC будет питать свои региональные сети, а измеряемый сигнал через глобальную сеть разойдется по микросхеме.

Про глобальную сеть. Это такой ресурс, из назначения которого следует пара полезных свойств - низкий skew и крутые фронты. Можно пользоваться и другими ресурсами, если есть возможность измерить и устранить skew.

Надеюсь, плавать будет в пределах джиттера обозначенного в документации, гораздо больше будет постоянный фазовый сдвиг.
Не знаю, откуда может взяться разница в частотах, если PLL питаются общим опорным клоком и делители у них одинаковые.
Go to the top of the page
 
+Quote Post
АБС
сообщение Oct 30 2009, 15:56
Сообщение #22





Группа: Участник
Сообщений: 10
Регистрация: 28-10-09
Пользователь №: 53 261



Цитата(Shtirlits @ Oct 30 2009, 18:11) *
Проблемы я вижу две - раздать опорный клок и доставить клок к измеряемому сигналу.
Если придумать способ обнаружения перекоса между PLL, то можно подобрать задержку на входе PLL. К счастью CCC на лету можно реконфигурировать. Но делать это нужно именно на ходу, так как задержки не стоят на месте.
На мой взгляд лучше будет, если каждый CCC будет питать свои региональные сети, а измеряемый сигнал через глобальную сеть разойдется по микросхеме.

Про глобальную сеть. Это такой ресурс, из назначения которого следует пара полезных свойств - низкий skew и крутые фронты. Можно пользоваться и другими ресурсами, если есть возможность измерить и устранить skew.

Надеюсь, плавать будет в пределах джиттера обозначенного в документации, гораздо больше будет постоянный фазовый сдвиг.
Не знаю, откуда может взяться разница в частотах, если PLL питаются общим опорным клоком и делители у них одинаковые.


Насчет плавания частот - я просто немного запутался уже во всех эти джиттерах и т.д..
У меня на симуляторе была ситуация когда я включил два ПЛЛ от одного и того же клока 40МГц, выход
одного ПЛЛ был 160, а другого 320 (так просто поиграть). Симулятор показал что-то очень странное, как будто бы
частота второго была не 320, а 319,99. Тоесть фаза второго ПЛЛ постепенно уползала, причем с постоянной скоростью
этого самого уползания - что может быть следствием только разных частот. Плюс к этому ваше замечание о том что
Цитата
Оцифровку нужно делать на одном блоке CCC с PLL. Второй замучаешься синхронизировать.
Вот что меня запутало.
При двух ПЛЛ-ах с одинаковой выходной частотой такого не наблюдалось.

Джиттер - это имеется ввиду кратковременные отклонения параметра (в данном случае периода) от заданного, ведь так?
Но никак не разница в частотах, как вы правильно заметили, если ПЛЛ питаются общим опорным клоком.
Тоесть два ПЛЛ они ВПРИНЦИПЕ синхронны в этой схеме, разница фаз будет в пределах 5.6%?
Go to the top of the page
 
+Quote Post
Shtirlits
сообщение Oct 30 2009, 16:43
Сообщение #23


Знающий
****

Группа: Свой
Сообщений: 845
Регистрация: 18-10-04
Из: Pereslavl-Zalessky, Russian Federation
Пользователь №: 905



Цитата(АБС @ Oct 30 2009, 18:56) *
...два ПЛЛ от одного и того же клока 40МГц, выход одного ПЛЛ был 160, а другого 320....
Симулятор показал что-то очень странное, как будто бы частота второго была не 320, а 319,99.

На каком интервале это наблюдалось? Попробуйте помоделировать несколько десятков микросекунд.
Фильтр обратной связи режет частоты выше 15-45kHz.
Возможно, вы наблюдаете tracking jitter, он довольно большой.
Кстати, это и есть причина, по которой две PLL использовать трудно.
Вероятно, у вас коэффициенты 8/1 и 4/1, попробуйте 8/1 и 8/2.

Цитата(АБС @ Oct 30 2009, 18:56) *
Тоесть два ПЛЛ они ВПРИНЦИПЕ синхронны в этой схеме, разница фаз будет в пределах 5.6%?

Упомянутый tracking jitter все и испортит, который может быть до 1.6nS в A3P250 и A3P1000 и до 0.8nS в других моделях при LockControl=1 в худшем случае.
И еще нужно добавить перекос опорного клока, который мне не известен - я не знаю как они у вас соединены, внутри или снаружи микросхемы, а если бы и знал, все равно затруднился бы сосчитать.

PS: Что это за LockControl я так и не понял.
Go to the top of the page
 
+Quote Post
АБС
сообщение Oct 30 2009, 17:28
Сообщение #24





Группа: Участник
Сообщений: 10
Регистрация: 28-10-09
Пользователь №: 53 261



Цитата(Shtirlits @ Oct 30 2009, 19:43) *
На каком интервале это наблюдалось? Попробуйте помоделировать несколько десятков микросекунд.
Фильтр обратной связи режет частоты выше 15-45kHz.
Возможно, вы наблюдаете tracking jitter, он довольно большой.
Кстати, это и есть причина, по которой две PLL использовать трудно.
Вероятно, у вас коэффициенты 8/1 и 4/1, попробуйте 8/1 и 8/2.


Да, коэффициенты были типа этого. Кажется понимаю о чем речь.

Цитата
Упомянутый tracking jitter все и испортит, который может быть до 1.6nS в A3P250 и A3P1000 и до 0.8nS в других моделях при LockControl=1 в худшем случае.
И еще нужно добавить перекос опорного клока, который мне не известен - я не знаю как они у вас соединены, внутри или снаружи микросхемы, а если бы и знал, все равно затруднился бы сосчитать.

PS: Что это за LockControl я так и не понял.

Я тоже не понял.
Посмотре Виртекс6

Там вообще другие параметры даны. Выходной джиттер не описан, отсылаю к какому то визарду.
есть только duty cycle precision 150-200ps.

Получается что ВООБЩЕ на любой ФПГА сделать такую вещь достаточно стабильную и точную нельзя чтоли?
Go to the top of the page
 
+Quote Post
DmitryR
сообщение Oct 30 2009, 18:15
Сообщение #25


Профессионал
*****

Группа: Свой
Сообщений: 1 535
Регистрация: 20-02-05
Из: Siegen
Пользователь №: 2 770



А чем вас точность в 200 ps не устраивает?
Go to the top of the page
 
+Quote Post
АБС
сообщение Nov 4 2009, 12:17
Сообщение #26





Группа: Участник
Сообщений: 10
Регистрация: 28-10-09
Пользователь №: 53 261



Цитата(DmitryR @ Oct 30 2009, 21:15) *
А чем вас точность в 200 ps не устраивает?


Duty cycle precision это тот же Jitter?
Go to the top of the page
 
+Quote Post

2 страниц V  < 1 2
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 13th July 2025 - 13:12
Рейтинг@Mail.ru


Страница сгенерированна за 0.01446 секунд с 7
ELECTRONIX ©2004-2016