Возникли вопросы при использовании некоторых пинов ПЛИС:

1) Можно ли клоковые пины (CLK0,1,...) использовать как обычные входы?
2) Если буду подключать сигнал синхронизации к неклоковым, а обычным пинам - будет ли хуже ?
3) Как следствие первых двух вопросов - чем особенны клоковые входы?

4) Лучше ли будет если завести сигналы стробов чтения/записи, выбора чипа (OE,WE,CE) на клоковые пины? Или ничего не улучшит/ухудшит?

5) Специфические выводы типа CRC_ERROR, CLKUSR, INIT_DONE, nCEO - если их использовать как обычные пользовательские IO, одинаковы ли их параметры по сравнению с обычными пинами IO ? (входные ёмкости, сопротивления?)

6) Не помешает ли использование выводов как пользовательские IO , описанные в 5-м пункте, работе JTAG и прошивке конфигурационной микросхемы EPCS4 в режиме моста (SFL, jit) ? Для JTAG выведено TDO,TMS,TDI,TCK, для конф-ПЗУ - ASDO, nCSO, DCLK, nCE, DATA0 .
Остальные подтянуты куда надо - MSEL0,1, nCONFIG, nSTATUS, CONF-DONE

Сообщение отредактировал penauch - Nov 12 2009, 11:22

1. Можно.
2. Будет хуже. Возможно незначительно (в зависимости от требований к синхронизации).
3. От них предусмотрен быстрый выделенный выход (читай цепь) к буферу распространения клоковых сигналов (опять же это специальный хардварный ресурс).
4. Сразу не скажу - курите мануалы. На вскидку - не отличаются (но это скорее интуиция и опыт, чем знание).
5. Не помешают. Как правило (достаточно строгое) JTAG - независимый интерфейс. Насчет ПЗУ правда не уверен - это уже не чисто JTAGовые ноги.

1) можно.
2) см пункт 3, зависит от задержек, возможно придется отслеживать и задавать ограничения в синтезаторе.
3) тем что заведены на global clock и гарантировано время распространения сигнала к клоковых входам триггеров.
4) лучше не станет, лучше будет если шина синхронная и заведен тактовый сигнал.
5) проще уточнить в даташите
6) зависит от схемы конфигурации, опять же в даташит. У меня всего один оставался свободным.