Для моделирования некоторой системы нужно "кирпичик" делителя частоты с управляемым коеф. деления (в крайнем случае - с переключаемым между двумя значениями).

Опыта работы с Simulink особого нет, и соотв. вопрос вызвал определенные трудности. так как бы в стандартной библиотеке соотв. вещи не обнаружил, пример реализации с помощью гугля также выудить не удалось.

Где можно найти соотв. вещь, или что посмотреть для самостоятельной реализации соотв. блочка (также приветсвуються идеи по реализации, еди нужно делать реализацию самому)...

Спасибо за внимание.

Мало информации, конкретно напишите что за делитель, что за сигналы на входе-выходе и т п, что вообще сделать хотите(возможно неправильный путь выбрали), пример из реальной жизни...

Делитель "обычный". То есть на вход приходит прямоугольное колебание частотой f, на выходе - так же прямоугольник частотой f / N, N - целочисельное, изменяется в процессе моделирования.

Нужно для моделирования синтезатора частоты по схеме PLL + VCO (ГУН + ФАПЧ).
Собственно самих моделек PLL + VCO много примеров и в инет, например http://www.mathworks.com/matlabcentral/fileexchange/14868 , но без делителя в цепи обратной связи (тот, который делит выходную частоту перед подачей на фазовый детектор). меня интересует модель синтезатора с делителем в цепи обратной связи, как к примеру на рис. 2 по линку http://rf.atnn.ru/s6/DDS_1.htm (изменяя коэф. деления мы перестраиваем выходную частоту синтезатора)

Собственно цель моделирования - выбор номиналов элементов фильтра с точки зрения обеспечения оптимальности переходного процесса при изменении коеф. деления делителя в цепи обратной связи.

Сообщение отредактировал IhorOs - Aug 11 2009, 13:16

Наверное чтобы точно аналоговую PLL промоделировать нужно в сторону PSPIСE смотреть, незнаю получится ли сделать подобное в симулинке. Если один фильтр смотреть то не нужно детекторов и делителей делать, просто линейная эквивалентная схема замкнутой системы управления для регулируемого параметра и ступенчатые воздействия.

Сообщение отредактировал petrov - Aug 12 2009, 07:43

Посмотрите эти примеры, там есть PLL + VCO с делителем. Похоже это то что вам надо.

Значит возможно в симулинке аналоговую PLL просимулировать и у солвера крыша не съезжает, респект автору модели

MKS, да, примерно то, что нужно. Спасибо.

Здравствуйте.У меня такой же вопрос, но пример который был размещен уже удален.Не могли бы вы повторить!!!

Почемуто к форуму не прикрепляется, поэтому опять на обменник.
ams_r2006a_2007a.zip

Все равно не могу реализовать даже самый простецкий...Вот например если поставить генератор импульсов(аплитуда =1 период =1 pulse width=50) а после него поставить Zero-Order Hold(sample time = 2.5) ,вроде получается то что надо - выполняет роль делителя частоты,то есть увеличивает длительность импульса,но как то не так или я не погимаю принципа функционирования блока...стрнанный какой то коэффициент 2.5 а длина импульса увеличилась лишь на 3-ть...Обьясните пожалуйста!!!

Делитель частоты наверно надо делать как то так:  clk_div.zip ( 6.53 килобайт ) Кол-во скачиваний: 397
Сделано в матлаб 2006В.

Добрый вечер всем!


Спасибо за выложенный файл. Пытаюсь собрать схему делителя частоты на 43,4:
С Sin Wave подаю сигнал частотой 5550 Гц на вход CLK блока Counter, на вход RST которого завожу сигнал с выхода HIT через блок Memory. В параметре "Hit value" блока Counter ввел дробное значение 43.4. Мне кажется что на дробное число данная схема не позволяет делить?
Можно подсказать в чем ошибка моего подхода и как будет правильно?

Также пытаюсь использовать приложенный файл, доработав его под себя - при вводе числа больше чем 4 дает ошибку?

Помогите разобраться начинающему пользователю, заранее благодарен!