| |
|
  |
 Методика применения I/O_Designer |
|
|
|
|
 Nov 11 2009, 11:49
|
Частый гость
Группа: Свой
Сообщений: 133
Регистрация: 6-12-04
Пользователь №: 1 357
|
Цитата(fill @ Nov 11 2009, 13:44)  Ну тогда не знаю почему у вас так работает ибо у меня при All_Symbols схема не перерисовывается- специально несколько раз проверил. Александр, спасибо за потраченное время, буду разбираться...может я что-то не так делаю...
|
|
|
|
|
|
|
|
Nov 13 2009, 12:40
|
Знающий
Группа: Свой
Сообщений: 791
Регистрация: 14-05-05
Из: Минск
Пользователь №: 5 035
|
Цитата(fill @ Nov 11 2009, 11:03) Ну и в чем проблема?
- Удалил все лишние символы из IOD - осталось всего два (функ. и _pcb)
- Перетащил на эти символы пины конфиг. (3 штуки)
- Сделал экспорт схемы и символов
- Запустил Package - 3 ошибки - все правильно, щелкнул на ошибке и увидел старые конфиг. символ и символ питания в общей схеме
- Удалил их из общей схемы , ибо теперь их быть не должно иначе дублируются пины (одинаковый номер есть как на символе в схеме, так и в PDB в разделе Supply...)
- Все - упаковка заработала
Посмотрел подсхему - все на месте - IOD сам добавил порты на эти три цепи [attachment=38077:Frederic...fig_pins.png] сделал новый проект - три цепи и сигнал DONE. только два символа: функцю. и рсв после экспорта нет порта и только сейчас разобрался в чем дело, оказалось из-за моей лени  у меня расположение окнон signals-pins-symbols я перетаскивал пины из pins, просто он ближе к symbols  Цитата(fill @ Nov 6 2009, 15:18) 2. Естественно данные пины надо добавить как на функ. так и на pcb символ.
Взять все пины JTAG (в окне пинов или сигналов) и перетащить на символ секундное дело. проверил все комбинации и выяснил ЕСЛИ пин из Pins попадает на функциональный символ - после экспорта нет порта в подсхеме господа, плиз проверте мою догадку
--------------------
Будь ты рабочий, будь ты профессор, а DxD-IOD-Exp должен знать каждый, чтобы не стать пособником империализма.
|
|
|
|
|
|
|
|
Nov 13 2009, 14:16
|
Знающий
Группа: Свой
Сообщений: 791
Регистрация: 14-05-05
Из: Минск
Пользователь №: 5 035
|
Цитата(fill @ Nov 13 2009, 15:54) Port Binding - получится разный. Откройте Properties и увидите.
Signal - будет порт на схеме
Pin - не будет да , увидел Pin - не будет и соответственно не проходит упаковка не вижу смысла в этой фиче
--------------------
Будь ты рабочий, будь ты профессор, а DxD-IOD-Exp должен знать каждый, чтобы не стать пособником империализма.
|
|
|
|
|
|
|
|
Nov 13 2009, 18:46
|
Местный
Группа: Свой
Сообщений: 294
Регистрация: 11-11-04
Из: Москва
Пользователь №: 1 109
|
Цитата(fill @ Nov 12 2009, 11:02) Попробуйте после выполнения обратной аннотации закрыть-открыть проект в DC\DV и сделать compile. К сожалению не помогает. Корень проблемы похоже в следующем: При сохранении базы данных, для дифсигналов с именами вида NAME< k> {NAME_p< k> NAME_n< k>} (такие имена получаются после команды Split для диф. шины) происходит замена свойств "Diff Namе P" ("Diff Namе N") с NAME_p< k> (NAME_n< k>) на NAME_p_ k (NAME_n_ k), при том, что имена сигналов входящих в пару не изменяются.  После этого IOD начинает работать странно и нестабильно (например перестает работать srename) . По моему проблема вполне заслуживает формирования SR на менторе  (ежели еще не завели).
|
|
|
|
|
|
|
|
Nov 17 2009, 07:39
|
Гуру
Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881
|
Теперь у меня очередная пачка вопросов. Два скриншота - иод и подсхема в дхд. Вопросы: - JTAG и VPLL/GPLL. На ф. символе они есть, перетащил сигнал вручную, но каким образом они подключены в подсхеме к ПЛИСине? - Питания. Что-то я смотрю аттрибуты FPGA Signal у pcb-символа в подсхеме, и нифига не понимаю, почему они отличаются от того, что в таблице у IOD? Если IOD сделал pdb и прописал в нем правильные питания, то как и где этот pdb найти и посмотреть?
Эскизы прикрепленных изображений
|
|
|
|
|
|
|
|
Nov 17 2009, 08:04
|
Гуру
Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512
|
Цитата(SM @ Nov 17 2009, 10:39) Теперь у меня очередная пачка вопросов. Два скриншота - иод и подсхема в дхд.
Вопросы:
- JTAG и VPLL/GPLL. На ф. символе они есть, перетащил сигнал вручную, но каким образом они подключены в подсхеме к ПЛИСине?
- Питания. Что-то я смотрю аттрибуты FPGA Signal у pcb-символа в подсхеме, и нифига не понимаю, почему они отличаются от того, что в таблице у IOD?
Если IOD сделал pdb и прописал в нем правильные питания, то как и где этот pdb найти и посмотреть? 1. На предыдущей странице пример с TMS, TDI, TDO, TCK В подсхеме как у всех сигналов выведенных на функ. символ - от пинов символа _pcb короткие отрезки цепей с именами сигналов и в правом верхнем углу такие же отрезки оканчивающиеся портами с именами сигналов выведенных на функ. символ. 2. После FA в Exp - Setup>Part_Editor
--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю. www.megratec.ru |
|
|
|
|
|
|
|
Nov 17 2009, 08:20
|
Гуру
Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881
|
Цитата(fill @ Nov 17 2009, 11:04) 1. На предыдущей странице пример с TMS, TDI, TDO, TCK
В подсхеме как у всех сигналов выведенных на функ. символ - от пинов символа _pcb короткие отрезки цепей с именами сигналов и в правом верхнем углу такие же отрезки оканчивающиеся портами с именами сигналов выведенных на функ. символ. Так на pcb-символе нет отрезков, нет пинов... Но тут я похоже недоделал, на пцб-символ тоже надо было руками сигнал добавлять. Цитата(fill @ Nov 17 2009, 11:04) 2. После FA в Exp - Setup>Part_Editor А до FA и до первой упаковки вообще? И что насчет несоответствия атрибутов FPGA Signal тому, что на схеме в IOD?
|
|
|
|
|
|
|
|
Nov 17 2009, 09:39
|
Гуру
Группа: Модераторы
Сообщений: 4 361
Регистрация: 17-08-04
Из: КП Две Поляны
Пользователь №: 512
|
Цитата(SM @ Nov 17 2009, 12:08) А как? Единственное, что нашел - галка в пропертях проекта, что Export Part Data и что этот экспорт в hkp. А где искать результат, и в какой момент он должен появиться? Я же даже в своем видео это отразил. Там две галки: - Первая - сохранить в виде HKP - Вторая - в Local_PDB_File Соответственно (и это видно в окне Console) *.hkp сохраняется в папке проекта, а PartsDB.pdb в папке Integration\Layout\ Кстати можно и PartsDB.pdb посмотреть: - Копируем PartsDB.pdb в папку PartsDBLibs какой либо ЦБ - Удаляем SysIndex.cbf из головной папки этой ЦБ - Открываем ЦБ в LM - LM пересобирает ЦБ и в ней образуется новый раздел компонентов с именем PartsDB, в котором и лежат наши PDB генерированный из IOD
--------------------
Чем больше познаю, тем больше понимаю ... насколько мало я все таки знаю. www.megratec.ru |
|
|
|
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
