| |
|
  |
 Что же выбрать для моделирования, моделирование схем |
|
|
|
|
 Dec 1 2005, 15:58
|
Гуру
Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881
|
Цитата(Lonesome Wolf @ Dec 1 2005, 18:22)  Ага, вот Вам и преимущество PSpice для повседневной практики - с D/A интерфейсом может надо и повозиться в каком-то случае, но, в общем, он работает. И моделировать такие схемы, как нужно человеку, возможно. Вы просто не понимаете, о чем я. Или не хотите понять. Точно так-же можно и в микрокапе, спайс он и есть спайс, отличия в рюшечках и поддерживаемых уровнях моделей. И D/A интерфейс есть, причем с ним возиться не надо. Но это модель не того уровня! Она не позволяет моделировать поведение элемента, загнанного в линейный режим, докучи еще и с vcc, отличным от жесткого номинала, и, до еще большей кучи, когда это Vcc формируется самой схемой в виде обратной связи. Что наблюдается у товарища.
|
|
|
|
|
|
|
|
Dec 1 2005, 16:14
|
Участник
Группа: Новичок
Сообщений: 16
Регистрация: 28-06-05
Из: Москва
Пользователь №: 6 358
|
Как я понял в микрокапе таке элементы сделаны как черная коробочка (так как я пока незнаю SPICE-а), есть вход и выход , и неподбереш всю схему , непосмотриш сколько в каком случае тока она потребляет !?
|
|
|
|
|
|
|
|
Dec 1 2005, 16:27
|
Гуру
Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881
|
Цитата(DarkStr @ Dec 1 2005, 19:14) Как я понял в микрокапе таке элементы сделаны как черная коробочка (так как я пока незнаю SPICE-а), есть вход и выход , и неподбереш всю схему , непосмотриш сколько в каком случае тока она потребляет !? Так сами поглядите, файл library\dig000.lib плюс digio.lib модели описаны там. У них есть скрытые пины DPWR/DGND. Но я никогда этими моделями не пользовался. Но, несмотря на это, 100% гарантирую, что эти модели не дадут Вам возможности смоделировать потребление лог. элемента в линейном режиме.
|
|
|
|
|
|
|
|
Dec 1 2005, 16:47
|
Участник
Группа: Новичок
Сообщений: 16
Регистрация: 28-06-05
Из: Москва
Пользователь №: 6 358
|
А что занейный режим ? и какие еще бывают?
|
|
|
|
|
|
|
|
Dec 1 2005, 17:09
|
Профессионал
Группа: Свой
Сообщений: 1 897
Регистрация: 21-02-05
Из: Украина
Пользователь №: 2 805
|
Цитата(SM @ Dec 1 2005, 17:58) Цитата(Lonesome Wolf @ Dec 1 2005, 18:22)
Ага, вот Вам и преимущество PSpice для повседневной практики - с D/A интерфейсом может надо и повозиться в каком-то случае, но, в общем, он работает. И моделировать такие схемы, как нужно человеку, возможно.
Вы просто не понимаете, о чем я. Или не хотите понять. Точно так-же можно и в микрокапе, спайс он и есть спайс, отличия в рюшечках и поддерживаемых уровнях моделей. И D/A интерфейс есть, причем с ним возиться не надо. Но это модель не того уровня! Она не позволяет моделировать поведение элемента, загнанного в линейный режим, докучи еще и с vcc, отличным от жесткого номинала, и, до еще большей кучи, когда это Vcc формируется самой схемой в виде обратной связи. Что наблюдается у товарища. То есть? Что значит Цитата модель не того уровня ? В Microcap-е нет встроенных моделей другого уровня? Вы хотите сказать, что если из .lib файла в PSpice я экстрагирую модель цифровой микросхемы и загоню ее в Microcap - то у меня получится фокус с mixed-mode simulation в нем? Чесно говоря, не задавался вопросом об таких штуках - работает как мне нужно в большинстве случаев - и порядок.
|
|
|
|
|
|
|
|
Dec 1 2005, 19:13
|
Гуру
Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881
|
Цитата(DarkStr @ Dec 1 2005, 19:47) А что занейный режим ? и какие еще бывают?  Линейный. В привычном для всех режиме цифровая логическая схема (по сути яаляющаяся аналоговой, так как собрана из тех-же транзисторов, резисторов, диодов, ...) оперирует величинами "лог. единица" и "лог. ноль". И имеет задержку распространения. Этих параметров достаточно для моделирования процессов, происходящих в цифровой схеме. Но, как только Вы начинаете играться обратными связями, собирать генераторы и т.п., Вы начинаете использовать дискретный элемент в линейном, то есть чисто аналоговом режиме. И он перестает подчиняться законам "логики", но продолжает подчиняться законам аналоговой схемотехники, то есть описывается при помощи АЧХ, ФЧХ, и т.п. Так вот - для анализа его (элемента) в обычной цифровой схеме достаточно описать его как черный ящик, выполняющий лог. ф-цию и имеющий задержку. Если Вы хотите проанализировать работу этого элемента с ОС, то Вам придется идти глубже, используя модель, описывающую его аналоговые свойства. А это уже более сложная модель, представляющая собой "подсхему", то есть схему внутреннего устройства этого элемента на транзисторном уровне.
|
|
|
|
|
|
|
|
Dec 1 2005, 19:37
|
Гуру
Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881
|
Цитата(Lonesome Wolf @ Dec 1 2005, 20:09) То есть? Что значит Цитата модель не того уровня ? В Microcap-е нет встроенных моделей другого уровня? В микрокапе есть модели, моделирующие дискретное, т.е. "цифровое" поведение элементов. Вот пример куска такой модели, выход у нее вполне аналоговый, то есть DGND...DPWR, но она всего лишь "поверхностный взгляд" на элемент, не показывающий сути происходящих в нем аналдлоговых процессов. Код .SUBCKT 7400 1A 1B 1Y
+ optional: DPWR=$G_DPWR DGND=$G_DGND
+ params: MNTYMXDLY=0 IO_LEVEL=0
U1 nand(2) DPWR DGND
+ 1A 1B 1Y
+ DLY_00 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}
.model DLY_00 ugate (tplhTY=11ns tplhMX=22ns tphlTY=7ns tphlMX=15ns)
.ENDS 7400 Но нет моделей, которыми можно смоделировать линейный режим работы элемента, в которых расписаны недра элемента и при помощи которых можно смоделировать реальное поведение элемента при использовании аналоговой ОС, в реальной обвязке аналогом. Эти модели обычно поставляет производитель микросхем. Вот пример кусочка такой (совсем чуток посложнее  ) модели: Код .SUBCKT lv00a
+p_1a $PIN 01
+p_1b $PIN 02
+p_1y $PIN 03
+p_cgnd $PIN 07
+p_cvcc $PIN 14
X_PIN01 p_1a 1a D14_01
X_PIN02 p_1b 1b D14_02
X_PIN03 p_1y 1y D14_03
X_PIN07 p_cgnd cgnd D14_07
X_PIN14 p_cvcc cvcc D14_14
X_lv00a__bit 1a 1b 1y cgnd cvcc lv00a__bit
.ENDs lv00a
.SUBCKT lv00a__bit A B Y CGND CVCC
X__INV S3 S2 CGND CVCC lv00a_INV_X
X__IN_A A S0 CGND CVCC lv00a_LV_IN
X__IN_B B S1 CGND CVCC lv00a_LV_IN
X__NOR_2 S0 S1 S3 CGND CVCC lv00a_NOR2_X
X__OUT S2 Y CGND CVCC lv00a_lv_out_00
.ENDS lv00a__bit
.SUBCKT lv00a_NOR2_X IN1 IN2 OUT CGND CVCC
X__MN1 OUT IN2 CGND CGND lv00a_M_NCH_NCH L=1 W=30
X__MN2 OUT IN1 CGND CGND lv00a_M_NCH_NCH L=1 W=30
X__MP1 S0 IN1 CVCC CVCC lv00a_M_PCH_PCH L=1 W=40
X__MP2 S1 IN2 CVCC CVCC lv00a_M_PCH_PCH L=1 W=40
X__MP3 OUT IN2 S0 CVCC lv00a_M_PCH_PCH L=1 W=40
X__MP4 OUT IN1 S1 CVCC lv00a_M_PCH_PCH L=1 W=40
.ENDS lv00a_NOR2_X
.SUBCKT lv00a_M_PCH ND NG NS CVCC W=10 L=1
M1 ND NG NS CVCC PCH w='((W*1.2))*1u' l='((L*1.2))*1u'
+ ad='((3.96*W))*1p' as='((3.96*W))*1p' PD='((2.4*W+6.6))*1u'
+ PS='((2.4*W+6.6))*1u'
.ENDS lv00a_M_PCH
.SUBCKT lv00a_M_NCH ND NG NS CGND W=10 L=1
M1 ND NG NS CGND NCH w='((W*1.2))*1u' l='((L*1.2))*1u'
+ ad='((3.96*W))*1p' as='((3.96*W))*1p' PD='((2.4*W+6.6))*1u'
+ PS='((2.4*W+6.6))*1u'
.ENDS lv00a_M_NCH
.SUBCKT lv00a_INV_X IN OUT CGND CVCC
X__MN1 OUT IN CGND CGND lv00a_M_NCH_NCH L=1 W=35
X__MP1 OUT IN CVCC CVCC lv00a_M_PCH_PCH L=1 W=60
.ENDS lv00a_INV_X
.SUBCKT lv00a_lv_out_00 IN OUT CGND CVCC
X__D1 S1 CVCC lv00a_D_NW_D_PN50 AREA=50
X__MN1 S2 CVCC CGND CGND lv00a_M_NCH_NCH L=1 W=25
X__MN2 S5 CVCC S4 CGND lv00a_M_NCH_NCH L=1 W=17
X__MN3 S5 IN CGND CGND lv00a_M_NCH_NCH L=1 W=35
X__MN4 S7 IN CGND CGND lv00a_M_NCH_NCH L=1 W=15
X__MN5 OUT S7 CGND CGND lv00a_M_NCH_OUT_NCH L=1 W=225
X__MNESD OUT CGND CGND CGND lv00a_M_NCH_OUT_NCH L=1 W=200
X__MP1 S1 S2 CVCC S0 lv00a_M_PCH4_PCH W=50 L=1
X__MP2 S3 IN CVCC CVCC lv00a_M_PCH_PCH L=1 W=35
X__MP3 S1 S4 S2 S3 lv00a_M_PCH4_PCH L=1 W=60
X__MP4 S6 IN CVCC CVCC lv00a_M_PCH_PCH L=1 W=45
X__MP5 S6 CGND S7 CVCC lv00a_M_PCH_PCH L=1 W=35
X__MP6 S1 OUT S4 CVCC lv00a_M_PCH4_PCH W=525 L=1
X__MP7 S1 S0 CVCC S4 lv00a_M_PCH4_PCH L=1 W=50
X__MP8 S1 S0 CVCC S1 lv00a_M_PCH4_PCH L=1 W=50
C__OUTPAD OUT CGND 0.5P
RESD2 S0 OUT 150
.ENDS lv00a_lv_out_00
.SUBCKT lv00a_M_PCH4 NB ND NG NS W=4 L=1
M1 ND NG NS NB PCH w='((W*1.2))*1u' l='((L*1.2))*1u'
+ ad='((3.96*W))*1p' as='((3.96*W))*1p' PD='((2.4*W+6.6))*1u'
+ PS='((2.4*W+6.6))*1u'
.ENDS lv00a_M_PCH4
.SUBCKT lv00a_M_NCH_OUT ND NG NS CGND W=10 L=1
M1 N$2 NG NS CGND NCH w='((W*1.2))*1u' l='((L*1.2))*1u'
+ ad='((9.72*W))*1p' as='((3.96*W))*1p' PD='((2.4*W+16.2))*1u'
+ PS='((2.4*W+6.6))*1u'
R1 ND N$2 '((5/W)*60)'
.ENDS lv00a_M_NCH_OUT
.SUBCKT lv00a_D_NW MINUS PLUS AREA=100
D1 PLUS MINUS D_PN50 '(AREA*1.44)'
.ENDS lv00a_D_NW
.SUBCKT lv00a_LV_IN IN OUT CGND CVCC
C__INPAD IN CGND 0.5P
X__MN1 OUT N$1858 CGND CGND lv00a_M_NCH_NCH L=1 W=27
X__MN2 S2 OUT CGND CGND lv00a_M_NCH_NCH L=1 W=4
X__MP1 OUT N$1858 CVCC CVCC lv00a_M_PCH_PCH L=1 W=60
X__MP2 S2 OUT CVCC CVCC lv00a_M_PCH_PCH L=1 W=8
X__MP3 OUT S2 CVCC CVCC lv00a_M_PCH_PCH L=1 W=16
X__NESD1 CVCC CVCC S0 CGND lv00a_M_NCH_NCH L=1 W=50
X__NESD2 S0 N$1858 N$1858 CGND lv00a_M_NCH_NCH L=1 W=50
X__NESD3 N$1858 CGND CGND CGND lv00a_M_NCH_NCH L=1 W=50
RESD N$1858 IN 300
.ENDS lv00a_LV_IN
**
** The following .SUBCKTS were added by the /usr/local/bin/cleaner command.
** These are required in order to remove the SPICE_MODEL parameters.
**
* Modified the lv00a_M_PCH netlist for the PCH spice model...
.SUBCKT lv00a_M_PCH_PCH ND NG NS CVCC W=10 L=1
M1 ND NG NS CVCC PCH w='((W*1.2))*1u' l='((L*1.2))*1u'
+ ad='((3.96*W))*1p' as='((3.96*W))*1p' PD='((2.4*W+6.6))*1u'
+ PS='((2.4*W+6.6))*1u'
.ENDS lv00a_M_PCH_PCH
* Modified the lv00a_D_NW netlist for the D_PN50 spice model...
.SUBCKT lv00a_D_NW_D_PN50 MINUS PLUS AREA=100
D1 PLUS MINUS D_PN50 '(AREA*1.44)'
.ENDS lv00a_D_NW_D_PN50
* Modified the lv00a_M_NCH netlist for the NCH spice model...
.SUBCKT lv00a_M_NCH_NCH ND NG NS CGND W=10 L=1
M1 ND NG NS CGND NCH w='((W*1.2))*1u' l='((L*1.2))*1u'
+ ad='((3.96*W))*1p' as='((3.96*W))*1p' PD='((2.4*W+6.6))*1u'
+ PS='((2.4*W+6.6))*1u'
.ENDS lv00a_M_NCH_NCH
* Modified the lv00a_M_PCH4 netlist for the PCH spice model...
.SUBCKT lv00a_M_PCH4_PCH NB ND NG NS W=4 L=1
M1 ND NG NS NB PCH w='((W*1.2))*1u' l='((L*1.2))*1u'
+ ad='((3.96*W))*1p' as='((3.96*W))*1p' PD='((2.4*W+6.6))*1u'
+ PS='((2.4*W+6.6))*1u'
.ENDS lv00a_M_PCH4_PCH
* Modified the lv00a_M_NCH_OUT netlist for the NCH spice model...
.SUBCKT lv00a_M_NCH_OUT_NCH ND NG NS CGND W=10 L=1
M1 N$2 NG NS CGND NCH w='((W*1.2))*1u' l='((L*1.2))*1u'
+ ad='((9.72*W))*1p' as='((3.96*W))*1p' PD='((2.4*W+16.2))*1u'
+ PS='((2.4*W+6.6))*1u'
R1 ND N$2 '((5/W)*60)'
.ENDS lv00a_M_NCH_OUT_NCH
.MODEL NCH NMOS
+ A0 = 0.410944
+ A1 = 0
+ A2 = 1
+ ACM = 10
+ AF = 1
+ AGS = 0.000145139
+ ALPHA0 = 0
+ AT = -5191.8
+ B0 = 1.88435E-07
+ B1 = 8.91913E-07
+ BETA0 = 30
+ BINUNIT = 1
+ CAPMOD = 2
+ CDSC = -0.0738219
+ CDSCB = 0.0921052
+ CDSCD = 0.0868074
+ CF = 2.3847E-13
+ CGBO = 0
+ CGDL = 0
+ CGDO = 2.3105E-10
+ CGSL = 0
+ CGSO = 2.3105E-10
+ CIT = 0
+ CJ = 0.000619602
+ CJSW = 1.57463E-10
+ CJSWG = 1.57463E-10
+ CKAPPA = 0.6
+ CLC = 0
+ CLE = 1
+ DELTA = 0.0199971
+ DLC = 2.3960E-07
+ DROUT = 0.0681385
+ DSUB = 0.157193
+ DVT0 = 58.9843
+ DVT0W = 0
+ DVT1 = 1.24225
+ DVT1W = 0
+ DVT2 = -0.00516741
+ DVT2W = -1
+ DWB = 0
+ DWG = 0
+ EF = 1
+ ETA0 = 1.21086E-05
+ ETAB = -0.00566337
+ IJTH = 0
+ JS = 7.736E-08
+ K1 = 0.680403
+ K2 = -1E-09
+ K3 = -31.7867
+ K3B = 3.30758
+ KETA = -0.0124761
+ KF = 0
+ KT1 = -0.471
+ KT1L = 0
+ KT2 = -0.100085
+ LEVEL = 49
+ LINT = 2.83000E-07
+ LL = 0
+ LLN = 1
+ LMAX = 1
+ LMIN = 1.2e-06
+ LW = 0
+ LWL = 0
+ LWN = 1
+ MJ = 0.431369
+ MJSW = 0.15
+ MJSWG = 0.15
+ MOBMOD = 3
+ NCH = 4E+16
+ NFACTOR = 2.44714
+ NGATE = 1E+23
+ NLX = 2.21223E-07
+ NOIMOD = 1
+ NQSMOD = 0
+ PB = 0.769339
+ PBSW = 0.804956
+ PBSWG = 0.804956
+ PCLM = 1.10613
+ PDIBLC1 = 0.0162575
+ PDIBLC2 = 0.00288019
+ PDIBLCB = 0.146572
+ PRT = 0
+ PRWB = -0.144262
+ PRWG = -0.0435562
+ PSCBE1 = 1E+23
+ PSCBE2 = 1E-09
+ PVAG = 0.00105715
+ RDSW = 2258.33
+ RSH = 0
+ SFVTFLAG = 0
+ TOX = 1.85000E-08
+ TREF = 27
+ U0 = 0.0690532
+ UA = 1.95271E-09
+ UA1 = 8.68719E-10
+ UB = 3.30033E-19
+ UB1 = -2.47686E-18
+ UC = -0.0218877
+ UC1 = 1
+ UTE = -2.30986
+ VERSION = 3.1
+ VOFF = -0.149998
+ VSAT = 87325.5
+ VTH0 = 0.632000
+ W0 = 6.68284E-06
+ WINT = 5.15631E-07
+ WL = 0
+ WLN = 1
+ WMAX = 1
+ WMIN = 3e-06
+ WR = 1.06993
+ WW = 0
+ WWL = 0
+ WWN = 1
+ XJ = 4E-07
+ XPART = 1
.MODEL PCH PMOS
+ A0 = 0.247423
+ A1 = 0.34375
+ A2 = 2.63211
+ ACM = 10
+ AF = 1
+ AGS = 0
+ ALPHA0 = 0
+ AT = 160690
+ B0 = 1.94199E-07
+ B1 = 0
+ BETA0 = 30
+ BINUNIT = 1
+ CAPMOD = 2
+ CDSC = -0.250389
+ CDSCB = -0.0875
+ CDSCD = 0.00460951
+ CF = 3.59069E-13
+ CGBO = 0
+ CGDL = 0
+ CGDO = 3.74528E-10
+ CGSL = 0
+ CGSO = 3.74528E-10
+ CIT = 0
+ CJ = 0.000432574
+ CJSW = 6.75452E-10
+ CJSWG = 6.75452E-10
+ CKAPPA = 0.6
+ CLC = 0
+ CLE = 1
+ DELTA = 0.02
+ DLC = 2.8274E-07
+ DROUT = 3
+ DSUB = 0.116694
+ DVT0 = 0.305872
+ DVT0W = 0
+ DVT1 = 3.50723
+ DVT1W = 0
+ DVT2 = -8.72585
+ DVT2W = -1
+ DWB = 0
+ DWG = 0
+ EF = 1
+ ETA0 = 0.00994493
+ ETAB = -0.00143979
+ IJTH = 0
+ JS = 7.736E-08
+ K1 = 0.489073
+ K2 = -1E-09
+ K3 = 28.23
+ K3B = -1.34647
+ KETA = -0.0127286
+ KF = 0
+ KT1 = -0.4696
+ KT1L = 2.24222E-07
+ KT2 = -0.08907
+ LEVEL = 49
+ LINT = 2.96000E-07
+ LL = 0
+ LLN = 1
+ LMAX = 1
+ LMIN = 1.2e-06
+ LW = 0
+ LWL = 0
+ LWN = 1
+ MJ = 0.413911
+ MJSW = 0.15
+ MJSWG = 0.15
+ MOBMOD = 3
+ NCH = 4E+16
+ NFACTOR = 2.25142
+ NGATE = 1E+23
+ NLX = 2.43251E-08
+ NOIMOD = 1
+ NQSMOD = 0
+ PB = 0.769339
+ PBSW = 0.804956
+ PBSWG = 0.804956
+ PCLM = 6.94754
+ PDIBLC1 = 0
+ PDIBLC2 = 0.000106949
+ PDIBLCB = -0.001
+ PRT = 100
+ PRWB = -0.170988
+ PRWG = -0.069481
+ PSCBE1 = 1E+23
+ PSCBE2 = 1E-09
+ PVAG = 4.68432
+ RDSW = 5378.21
+ RSH = 0
+ SFVTFLAG = 0
+ TOX = 1.8500E-08
+ TREF = 27
+ U0 = 0.0187904
+ UA = 1.83386E-09
+ UA1 = -5.70382E-09
+ UB = 5.49326E-20
+ UB1 = 9.3873E-18
+ UC = -0.0404122
+ UC1 = 1
+ UTE = -1.74883
+ VERSION = 3.1
+ VOFF = -0.137996
+ VSAT = 110079
+ VTH0 = -0.726113
+ W0 = 2.87269E-08
+ WINT = 5.82074E-07
+ WL = 0
+ WLN = 1
+ WMAX = 1
+ WMIN = 3e-06
+ WR = 1
+ WW = 0
+ WWL = 0
+ WWN = 1
+ XJ = 1.2E-07
+ XPART = 1
.MODEL D1_M55 D
+ CJO = 1.0191E-15
+ EG = 0.69
+ IS = 1.0000E-14
+ M = 0.2995
+ N = 1.0000
+ PHI = 0.5551
+ PT = 2.0
+ RS = 10000
+ TEMPMAX = -28
+ TT = 1P
.MODEL D1_000 D
+ CJO = 1.0191E-15
+ EG = 0.69
+ IS = 1.0000E-14
+ M = 0.2995
+ N = 1.0000
+ PHI = 0.5551
+ PT = 2.0
+ RS = 10000
+ TEMPMAX = 20
+ TEMPMIN = -27
+ TT = 1P
.MODEL D1_040 D
+ CJO = 1.0191E-15
+ EG = 0.69
+ IS = 1.0000E-14
+ M = 0.2995
+ N = 1.0000
+ PHI = 0.5551
+ PT = 2.0
+ RS = 10000
+ TEMPMAX = 62
+ TEMPMIN = 21
+ TT = 1P
.MODEL D1_085 D
+ CJO = 1.0191E-15
+ EG = 0.69
+ IS = 1.0000E-14
+ M = 0.2995
+ N = 1.0000
+ PHI = 0.5551
+ PT = 2.0
+ RS = 10000
+ TEMPMAX = 112
+ TEMPMIN = 63
+ TT = 1P
.MODEL D1_140 D
+ CJO = 1.0191E-15
+ EG = 0.69
+ IS = 1.0000E-14
+ M = 0.2995
+ N = 1.0000
+ PHI = 0.5551
+ PT = 2.0
+ RS = 10000
+ TEMPMIN = 113
+ TT = 1P
.MODEL D_PN50 D
+ AREAMAX = 150
+ CJO = 7.054E-16
+ EG = 1.11
+ IS = 7.329E-19
+ M = 0.3750
+ N = 1.0239
+ PHI = 0.8372
+ PT = 3.0
+ RS = 29180
+ TT = 8.139E-6
.MODEL D_PN250 D
+ AREAMIN = 151
+ CJO = 7.054E-16
+ EG = 1.11
+ IS = 7.329E-19
+ M = 0.3750
+ N = 1.0239
+ PHI = 0.8372
+ PT = 3.0
+ RS = 36703
+ TT = 8.139E-6 Цитата Вы хотите сказать, что если из .lib файла в PSpice я экстрагирую модель цифровой микросхемы и загоню ее в Microcap - то у меня получится фокус с mixed-mode simulation в нем?
Чесно говоря, не задавался вопросом об таких штуках - работает как мне нужно в большинстве случаев - и порядок. Я думаю, что ничего не надо экстрагировать, и ничего никуда загонять. А достаточно использовать встроенные в микрокап модели для mixed-mode. Но, по идее, должна работать и вытащенная из PSpice. Как и наоборот, в PSPice должны работать модели, взятые из микрокапа. Возможно с мелкими косметическими подправлениями. И не надо путать MIXED-MODE simulation, то есть моделирование цифровой схемы как цифровой, аналога как аналога с их объединением, и TRANSISTOR-LEVEL simulation, где и цифра и аналог моделируется как единый аналог. Именно второе (а не миксед-моде) нужно для корректного моделирования генераторов, усилителей и прочей аналоговой шняги, построенной с использованием цифровых вентилей.
|
|
|
|
|
|
|
|
Dec 2 2005, 10:29
|
Adept
Группа: Свой
Сообщений: 3 469
Регистрация: 6-12-04
Из: Novosibirsk
Пользователь №: 1 343
|
Цитата(SM @ Dec 2 2005, 13:49) Цитата(dxp @ Dec 2 2005, 08:54) RC генератор на двух вентилях вполне прилично моделируется в mixed-mode, если требуется от него получть частоту на выходе и посмотреть напряжения и токи перезаряда емкости. И на сколько частота соответствует реальности? На сколько форма сигнала на входе первого элемента похожа на правду? Судите сами. Цвета маркеров соответствуют цветам форм сигналов. Внизу напряжения в точках. Чуть выше логический уровень показан. Сверху ток через резистор 1 Ом; этот ток является входным для вентиля. Цитата(SM @ Dec 2 2005, 13:49) Именно для ТТЛ-логики, о которой идет речь у автора вопроса, и которая отличается недетским входным током нуля (который не симулируется в миксед) Судя по всему, все-таки как-то симулируется (см верхнюю осциллограмму).
Эскизы прикрепленных изображений
--------------------
«Отыщи всему начало, и ты многое поймёшь» К. Прутков
|
|
|
|
|
|
|
|
Dec 2 2005, 11:01
|
Профессионал
Группа: Свой
Сообщений: 1 897
Регистрация: 21-02-05
Из: Украина
Пользователь №: 2 805
|
Цитата(dxp @ Dec 2 2005, 12:29) Цитата(SM @ Dec 2 2005, 13:49) Цитата(dxp @ Dec 2 2005, 08:54) RC генератор на двух вентилях вполне прилично моделируется в mixed-mode, если требуется от него получть частоту на выходе и посмотреть напряжения и токи перезаряда емкости. И на сколько частота соответствует реальности? На сколько форма сигнала на входе первого элемента похожа на правду? Судите сами. Цвета маркеров соответствуют цветам форм сигналов. Внизу напряжения в точках. Чуть выше логический уровень показан. Сверху ток через резистор 1 Ом; этот ток является входным для вентиля. Цитата(SM @ Dec 2 2005, 13:49) Именно для ТТЛ-логики, о которой идет речь у автора вопроса, и которая отличается недетским входным током нуля (который не симулируется в миксед) Судя по всему, все-таки как-то симулируется (см верхнюю осциллограмму). Да, это можно предполагать - ведь в приведенной выше модели присутсвует описание транзисторов - т.е. эта модель должна учитывать входной ток. Я пробовал генератор на рециркуляторе 100 серия - было похоже
Сообщение отредактировал Lonesome Wolf - Dec 2 2005, 11:04
|
|
|
|
|
|
|
|
Dec 2 2005, 11:04
|
Гуру
Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881
|
Цитата(SM @ Dec 2 2005, 13:49) Судя по всему, все-таки как-то симулируется (см верхнюю осциллограмму). Вопрос номер один - зачем элемент U7A? Никакого резета у товарища не было. Вопрос номер два. Откуда взялись 7414, если в оригинале были 7400!!! Триггер шмитта надо ликвидировать. Ну и номер три. В микрокапе Ваша схема смоделировалась аналогично, только я U7A выкинул. Единственное, что я не понял, где в моделе (спайс-моделе из либы) 7414 указаны входные токи  А интересен результат моделирования у Вас вот такой схемы. У меня (в микрокапе) из не реальности был замечен пиковый ток по входу аж в 100 ма, чего в реалии быть не может. Чуть позже выложу результат моделирования на тр-рном уровне.  Цитата(Lonesome Wolf @ Dec 2 2005, 14:01) Да, это можно предполагать - ведь в приведенной выше модели присутсвуют описание транзисторов - т.е. эта модель должна учитывать входной ток. Я пробовал генератор на рециркуляторе 100 серия - было похоже Так в том-то и дело, что используем модели без транзисторов... Миксед-сигнальные....
|
|
|
|
|
|
|
|
Dec 2 2005, 11:53
|
Adept
Группа: Свой
Сообщений: 3 469
Регистрация: 6-12-04
Из: Novosibirsk
Пользователь №: 1 343
|
Цитата(SM @ Dec 2 2005, 17:04) Судя по всему, все-таки как-то симулируется (см верхнюю осциллограмму). Цитата(SM @ Dec 2 2005, 17:04) Вопрос номер один - зачем элемент U7A? Никакого резета у товарища не было. Ответ номер один. Я не очень вникал в тонкости вашей с ним переписки, зацепился только когда про общие вопросы обсуждение пошло, маленькое замечание сделал. А схему я эту из примеров, чтобы самому не рисовать. Цитата(SM @ Dec 2 2005, 17:04) Вопрос номер два. Откуда взялись 7414, если в оригинале были 7400!!! Триггер шмитта надо ликвидировать. Ответ номер два. Повторяю, из примера схема. Цитата(SM @ Dec 2 2005, 17:04) Ну и номер три. В микрокапе Ваша схема смоделировалась аналогично, только я U7A выкинул. Единственное, что я не понял, где в моделе (спайс-моделе из либы) 7414 указаны входные токи Вот уж чего не скажу, того не скажу. Никогда не интересовался. Да и толком цифру в спайсе не моделял - простые вещи и так понятны, а сложные - они в ПЛИСах и процах живут, там свои средства. А времена, когда делали здоровенные, сложные платы на рассыпухе, я почти не застал. Когда-то давно просто ради интереса пробовал кое-какие вещи, с тех пор помню, что генератор на вентилях вполне пристойно моделяется. Цитата(SM @ Dec 2 2005, 17:04) А интересен результат моделирования у Вас вот такой схемы. У меня (в микрокапе) из не реальности был замечен пиковый ток по входу аж в 100 ма, чего в реалии быть не может. Чуть позже выложу результат моделирования на тр-рном уровне. Извольте. Результат отличается, ток едва до 10 мА доходит. и постоянка на токе заметна, когда на воде лог. 0.
Эскизы прикрепленных изображений
--------------------
«Отыщи всему начало, и ты многое поймёшь» К. Прутков
|
|
|
|
|
|
|
|
Dec 2 2005, 12:19
|
Гуру
Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881
|
Цитата(dxp @ Dec 2 2005, 14:53) Извольте. Результат отличается, ток едва до 10 мА доходит. и постоянка на токе заметна, когда на воде лог. 0. А теперь внимание! Правильный ответ! Отличающийся и от микрокаповского миксед-сигнал, и от PSpice, зато почти не отличающийся от собранной схемы на реальном элементе (я тут взял транзисторы для модели от ЭСЛ на 1 микроне, а не от ТТЛ). Ибо, во первых, ток течет там в обоих полупериодах сигнала, а во вторых, на выходе напряжения немного отличаются, особенно в часте нуля.  
|
|
|
|
|
|
|
|
Dec 2 2005, 14:36
|
Профессионал
Группа: Свой
Сообщений: 1 897
Регистрация: 21-02-05
Из: Украина
Пользователь №: 2 805
|
Цитата(SM @ Dec 2 2005, 14:19) А теперь внимание! Правильный ответ! Отличающийся и от микрокаповского миксед-сигнал, и от PSpice, зато почти не отличающийся от собранной схемы на реальном элементе (я тут взял транзисторы для модели от ЭСЛ на 1 микроне, а не от ТТЛ). Ибо, во первых, ток течет там в обоих полупериодах сигнала, а во вторых, на выходе напряжения немного отличаются, особенно в часте нуля. Ну, схема элемента вроде содержит генератор тока вместо резистора R3 - если уж не совсем все старое, не знаю как это может повлиять на конечный результат. А где результат сравнения с реальным элементом?
|
|
|
|
|
|
|
|
3 чел. читают эту тему (гостей: 3, скрытых пользователей: 0)
Пользователей: 0
|
|
|
