реклама на сайте
подробности

 
 
3 страниц V  < 1 2 3  
Reply to this topicStart new topic
> Чтение данных из CPU в FPGA, vhdl
SM
сообщение Nov 24 2009, 07:25
Сообщение #31


Гуру
******

Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881



Цитата(%-) @ Nov 24 2009, 10:22) *
где в Квартусе это указывается?


Создаете .SDC-файл, добавляете в проект и пишете.
Go to the top of the page
 
+Quote Post
%-)
сообщение Nov 24 2009, 08:22
Сообщение #32


Частый гость
**

Группа: Участник
Сообщений: 118
Регистрация: 13-09-09
Пользователь №: 52 331



Цитата(SM @ Nov 24 2009, 11:25) *
Создаете .SDC-файл, добавляете в проект и пишете.


создал, открыл. а дальше что писать?

можете пример подкинуть?
Go to the top of the page
 
+Quote Post
SM
сообщение Nov 24 2009, 08:24
Сообщение #33


Гуру
******

Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881



Цитата(%-) @ Nov 24 2009, 11:22) *
создал, открыл. а дальше что писать?

можете пример подкинуть?


А дальше читать описание SDC в квартусе, читать даташит на блекфин, и писать, перенося данные из даташита по сетапам-холдам в вид SDC...
Примеров SDC полно в сети, это стандарт по описанию констрейнов с древнейших времен.
Go to the top of the page
 
+Quote Post
dvladim
сообщение Nov 24 2009, 19:17
Сообщение #34


Знающий
****

Группа: Свой
Сообщений: 654
Регистрация: 24-01-07
Из: Воронеж
Пользователь №: 24 737



Цитата(%-) @ Nov 24 2009, 06:37) *
как быть если нужно с одними и теме же объектами работать по фроту, спаду и уровню? vhdl ругается - пишит что не может имплементировать регистры

Придется использовать разные регистры: одни по переднему фронту, другие по заднему, по уровню - защелки.
Go to the top of the page
 
+Quote Post
%-)
сообщение Nov 25 2009, 03:15
Сообщение #35


Частый гость
**

Группа: Участник
Сообщений: 118
Регистрация: 13-09-09
Пользователь №: 52 331



проблема почти полностью решена с помощью буфера между БФ533 и ПЛИС
ложных отрабатываний и порча видеопамяти - не замечены

а теперь вопрос -

нужен ли этот буфер(LCX245) если ПЛИС поставить впритык к ДСП на 4-слойке?

и нужно ли буферизовать (два варианта: с длинными проводами и впритык) : AMS (выбор устройства), AWE(строб записи), A - адресный бит ?

буфер стоит только на линиях данных


сейчас плата с ДСП и ПЛИС соединены 10-см ленточным кабелем

минимально устойчивая времянка такая: tsetup=2 clk, twe=1 clk, thold= 0 clk = 3 clk всего

133/3= 44 МГц - в принципе достаточно

ПЛИС не успевает отработать, если tsetup<2 clk

Сообщение отредактировал %-) - Nov 25 2009, 03:21
Go to the top of the page
 
+Quote Post
%-)
сообщение Nov 25 2009, 05:46
Сообщение #36


Частый гость
**

Группа: Участник
Сообщений: 118
Регистрация: 13-09-09
Пользователь №: 52 331



Цитата(SM @ Nov 24 2009, 12:24) *
А дальше читать описание SDC в квартусе, читать даташит на блекфин, и писать, перенося данные из даташита по сетапам-холдам в вид SDC...
Примеров SDC полно в сети, это стандарт по описанию констрейнов с древнейших времен.


скачал кук-бук на констрейны и выбрал TimeQuest timing analizer.
создал SDC файл и прикрепил в проект.

подскажите, какие именно констрейны необходимо задать в SDC-файле для работы шины ПЛИС на вход (только запись из Процессора в ПЛИС),

d - данные
nwe -строб запими
nce - выбор ПЛИС
a - адрес

если временные соотношения такие:

a выставляется одновременно с опусканием nce

через 2 clk опускается nwe на время 1 clk

nwe и nce подымаются одновременно

clk=130 МГц

и самое главное - будет ли квартус учитывать эти констрейны при синтезе?

что такое fmax - ? почему когда явно указал через create_clk частоту 50 МГц, анализатор по-прежнему ее делает 35 мгц?
Go to the top of the page
 
+Quote Post
SM
сообщение Nov 25 2009, 11:22
Сообщение #37


Гуру
******

Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881



для WE - если он заведен как тактовый сигнал create_clock. Fmax - 1/(мин.длительность.импульса*2)
для остальных set_input_delay относительно того фронта WE, по которому все работает.

учитывать будет.

анализатор ничего не делает, анализатор показывает, что получилось в результате. Если заказали 50, а получили 35 - то значит данный проект физически не может работать в данной ПЛИС на 50.
Go to the top of the page
 
+Quote Post

3 страниц V  < 1 2 3
Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th July 2025 - 12:40
Рейтинг@Mail.ru


Страница сгенерированна за 0.01388 секунд с 7
ELECTRONIX ©2004-2016