SRAM_D<=Port_D;      --линии данных порта ПЛИС соединяем с линиями данных SRAM
SRAM_A<=Address;    --линии адреса SRAM соединены со счётчиком ПЛИС
SRAM_CS<=Port_CS;  --линия выбора SRAM соединена с линией порта ПЛИС
SRAM_OE<='1';          --чтение не используется
SRAM0_WE<=Port_WE; --линия разрешения записи SRAM соединена с линией порта ПЛИС

process(Port_WE) --увеличение адреса на 1
begin
if falling_edge(Port_WE) then
  if Port_CS='0' then
   if Address=1000 then
    Address<=(others => '0');
   else
    Address<=Address+1;
   end if;
  end if;
end if;
end process;

process(AWEn)
begin
  if (AWEn'event and AWEn = '1') then
    if (CS='0' and A='0' and  D(15 downto 12) = "0101") then
      Y<=D(7 downto 0);
    end if;
    ...
  end if;
end process;

process(Port_CS,Port_A,Port_WE)
begin
--Register CS=0,WE=0
if Port_CS='0' then
  if Port_WE='0' then
   case Port_D(15 downto 12) is
    when "1000" =>
     R_M:=Port_D(2 downto 0);
    when "1001" =>
     if VBlank='0' then
      R_P:=Port_D(0);
     end if;
    when "1010" =>
     R_W:=Port_D(8 downto 0);
     W2:='0'&R_W(8 downto 1);
     X0:="010100000"-W2;
     X1:="010011111"+W2;
     X:=X0;
    when "1011" =>
     R_H:=Port_D(7 downto 0);
     H2:='0'&R_H(7 downto 1);
     Y0:="01111000"-H2;
     Y1:="01110111"+H2;
     Y:=Y0;
    when others =>
     null;
   end case;
  end if;
else
--VideoRAM CS=1,A ---|___
  if rising_edge(Port_A) then
   if X=X1 then
    X:=X0;
    if Y=Y1 then
     Y:=Y0;
    else
     Y:=Y+1;
    end if;
   else
    X:=X+1;
   end if;
   WriteAddress<=("101000000"*Y)+X;
  end if;  
end if;
end process;

process(Port_WE,Port_CS)
variable W2:std_logic_vector(8 downto 0);
variable X0:std_logic_vector(8 downto 0);
variable X1:std_logic_vector(8 downto 0);
variable X:std_logic_vector(8 downto 0);
variable H2:std_logic_vector(7 downto 0);
variable Y0:std_logic_vector(7 downto 0);
variable Y1:std_logic_vector(7 downto 0);
variable Y:std_logic_vector(7 downto 0);
begin
if rising_edge(Port_WE) then
  if Port_CS='0' then
   --Register
   if Port_A='0' then
    case Port_D(15 downto 12) is
     when "1000" =>
      R_M:=Port_D(2 downto 0);
     when "1001" =>
      if ((R_M(2)='0' and VBlank='0') or (R_M(2)='1' and Blank='0')) then
       R_P:=Port_D(0);
      end if;
     when "1010" =>
      R_W:=Port_D(8 downto 0);
      W2:='0'&R_W(8 downto 1);
      X0:="010100000"-W2;
      X1:="010011111"+W2;
      X:=X0;
     when "1011" =>
      R_H:=Port_D(7 downto 0);
      H2:='0'&R_H(7 downto 1);
      Y0:="01111000"-H2;
      Y1:="01110111"+H2;
      Y:=Y0;
     when others =>
      null;
    end case;
   --VideoRAM
   else
    WriteAddress<=("101000000"*Y)+X;
    if X=X1 then
     X:=X0;
     if Y=Y1 then
      Y:=Y0;
     else
      Y:=Y+1;
     end if;
    else
     X:=X+1;
    end if;
   end if;
  end if;
end if;
end process;

signal state:std_logic:='0'; --начальное состояние

--коммутируем шины: адреса, данных
SRAM_D<=Port_D when (Port_A='1') else (others => 'Z'); --когда Port_A=1
SRAM_A<=WriteAddress;

process(CLKOUT)
begin

if falling_edge(CLKOUT) then
if (state='0' and Port_CS='0' and Port_WE='0' and Port_A='0') then --если Port_CS=0 и Port_WE=0 и Port_A=0 и состояние=0,  то данные актуальны для записи врегистры.
   state<='1'; --следующее состояние для инкремента адреса
  
   case Port_D(15 downto 12) is --запись в регистры (формируют старшие 4 бита)
    when "0000" =>
     reg_0<=Port_D(7 downto 0); --запись в регистр 0x0000
    when "0001" =>
     reg_1<=Port_D(7 downto 0); --запись в регистр 0x1000
    ....
   end case;
end if;

if (state='1' and Port_CS='0' and Port_WE='1' and Port_A='1') then --если Port_CS=0 и Port_WE=1 и Port_A=1 и состояние=1(тоесть уже была запись в регистр или SRAM), то записть в SRAM запрещена - можно менять адрес
  state<='0'; --следующее состояние для записи в память или регистры

  WriteAddress<=WriteAddress+1; --увеличиваем адрес на 1

end if;

SRAM_CS<=Port_CS; --коммутируем выбор SRAM
SRAM_WE<=Port_WE; --коммутируем разреш. записи

end if;

end Process;