натолкнулся на проблему - невозможно сделать больше 200 мегагерц тактовую частоту, хотя говорят, что можно сделать 500.
посмотрел фпга едитором - чтото он тихий ужас как раскидывает рядом с dsp48 элементы. как вообще правильно эти фильтры описывать.?????

MAC фильтры работают на максимальной частоте без проблем, даже при очень плотном заполнении кристалла. Хорошо они описаны в userguide dsp48 virtex-4 с примерами кода. В V-5 мало что изменилось, разве что есть рекомендации на подключение bram к dsp48. Если каналов много, то хорошо бы задать констрейнты в planahead, тогда имплементация очень быстро проходит.

если речь идёт о ug073 и его примерами - пример 3 то он вообще косячный одни сплошные ошибки начиная с памяти и кончая количеством иттераций. или рачь про другие примеры?

Возможно, в коде есть ошибки, не проверял. Но смысл там правильный, за основу брал указания для симметричного фильтра, добавлял логику децимации, работает на 450 МГц без проблем на v-4. Попробуйте coregen, если свой некогда писать.

Для того, чтобы заработало на 500 в DSP должны быть включены все конвейерные регистры.

я разобрался как писать самому и по этому ошибки и нашел.

взял кореген - сделал на 500 не работает всёравно на 200 работает. В чём может быть дело?

я правильно понимаю что указав входной сампл рейт 5 мег а клок 200 мег вместо 500 для 100 точек получу оптимизированный под 200 фильтр на 100 точек а не на 40?



250 не работает

Вот что смеяться то? Там только счётчики адресные и декодер операции слайса - вначале просто умножение, потом накопление, потом сумма с C входом, если округление нужно. Вообще для порядка фильтра нужно запас делать 10-20%, а то при уменьшении тактовой частоты из-за нестабильности (если ипользуется DCM) фильтр захлебнётся. Проверьте, что у Вас BRAM память, а не распределённая, а регистры конвейера RAMB включены (задержка чтения 2 такта).

так коре генератор наверняка всё включил. я наверное неправильно выразился - он не компилируется даёт ошибку на этот 500 мегагерцовый клок. Я в fpga editor смотрел используется bram и собственно я же сам его описывал. А и ещё я делаю всё это в EDK

Ну так вы попробуйте сначала без EDK. Может у вас просто в EDK клок неправильно сделан и дело вовсе не в FIR.

так ведь и ругается на клок а не на фильтр

ну, у нас шестиканальный фильтр-дециматор на 1612 точек работает на частоте клока 420 МГц при частоте поступления данных 60 МГц без проблем. Децимация в 62 раза. виртекс 5

откуда взят клок и какие дополнительные констрейны написаны

я взял сгенерировал коре генератором фильтр с параметрами клок фильтра 500 семпл рейт 5
поставил в систему.
взял клок генератор поставил на нем выходную частоту 500 мег соединил. при разводке даёт ошибку на этот 500 мег клок, пока его не снизишь до 200, а фильтр работает. пока сделал фильтр на 200 и так работает. В чём может быть дело.? Плисина пустая.

Сообщение отредактировал rv3dll(lex) - Dec 25 2009, 05:41

ошибка где возникает известно ? Может у вас времянка по входу/выходу не совпадает %)

А что такое клок генератор? PLL с умножением?

ошибка при проверке времянок распространения сигнала

клок генератор, это стандартная библиотечная фича ЕДК, которая появилась с 10 ой версии и автоматом создаёт схему с нескольуими выходными частотами в которой использует DCM и PLL

Сообщение отредактировал rv3dll(lex) - Dec 25 2009, 08:15