Тыц.
ИМХО, вполне достойная замена изрядно устаревшим 7S. Несколько смущают 64 попугая - опять что-то не срослось?
Остается надеятся, что SAM3X сделают лучше.

По этому поводу ничего сказать не могу, такой фичей не пользуюсь Но 100-ногие SAM3S вроде как оборудованы EBI, так что досыпать ОЗУ - не большая проблема, кмк

Э.. Я извиняюсь - я только приступил к изучению M3, но разве система приоритетов прерываний Cortex-a полностью не заменяет двухуровневую IRQ/FIQ ARMv4? И вроде бы Ваше пожелание полностью реализуемо? BTW, interrupt latency в общем случае тоже как бы снизиться должна - ldm/stm стали прерываемые.

Я нет, ибо предпочитаю LPC а у них 128bit Flash и MAM достойно работает.

Вы разницы между само запихивает, но тем не менне тратит на это такты, и переключает банки "мгновенно" не видете?

Любая из них убогая, если выходить за пределы, например, 8bit констант .

Я вижу только фиксированные 12 тактов (ну, если конечно включена фича прерывания LDM/STM) против 5..29

К ним еще можете добавить такты на разборки с контроллером (медленное перефирийное устройство) прерывания дабы разобраться с источником прерывания. А в случае того-же FIQ это была сразу точка входа в обработчик, причем это был последний адрес в таблице - сразу с этого места и пишешь....

Я открою страшную тайну - не только Вы не пользуетесь.



Не считая того что это лишние грошики и место на pcb

Кстати, скомпилил сейчас небольшой кусочек под тумбу и под тумбу+тумба2: размер кода по листингу в первом случае 0x0bb8, во втором случае 0xb70. Мелочь, а приятно

Ну вот, а вы говорили, что THUMB-2 не даст выигрыша по размеру кода, по сравнению с простым THUMB

Вы меня с кем-то путаете Я высказывался с точностью до наоборот:
http://electronix.ru/forum/index.php?showt...st&p=697385

Моя теория вполне подтвердилась практически

Это ведь ваши слова:

THUMB-2 включает в себя как 32 битные, так и 16 битные инструкции.


А это вообще не понял - под какой камень вы компилировали совершенно не совместимые наборы инструкций?
Кортексы не могут работать ни под ARM, ни под THUMB.
Только THUMB-2.

Может тогда сразу reference дизайн как nVidia делает. Ни шагу влево ни шагу право.
Я сталкивался с проблемами BGA корпусов, когда банальный непропай одной адресной линии стоит неделю времени на поиски проблемы, и в последствии к выбрасыванию железки (пока дорежешься до проблемы, плата восстановлению уже не подлежит). Оно то конечно пофиг на крупной серии, но в development'е BGA - зло.

А то я не сталкивался. Вот только почему-то неделю всю плату резать не догадывался. Есть подозрение - так в печку ее, без лишних раздумий


Нет, просто надо уметь его готовить.

Это из "вайт-пэпера" на Cortex-M3:
Features......ARM7TDMI-S............Cortex-M3
Architecture..ARMv4T (von Neumann)..ARMv7-M (Harvard)
ISA Support...Thumb / ARM...........Thumb / Thumb-2



Это из "рефренс-мануала" опять же на Cortex-M3:
The processor implements the ARMv7-M architecture. This includes all the 16-bit
Thumb instructions and the base 32-bit Thumb instructions. The processor cannot
execute ARM instructions.

Thumb-2 - по-моему, расширение тумбы, в котором размер команды - 32 бита.
А компилировал я под тумбу для таргета ARM7TDMI, под тумбу/тумбу-2 для таргета Cortex-M3 (который, как Вы правильно заметили, по другому и не умеет ).

Ужасы-то какие . Неужели Boundary Scan по JTAG бессилен? - у 700-ногой BGA непропай минут за 5 находится. Если у чипа есть встроенное ОЗУ или блокируемый кеш инструкций - вообще шара - грузим по JTAG тестовый софт и гоняем нужные паттерны в реал-тайме.



Не, там хитрее - есть и 16-битные команды, и 32-битные. Thumb-1 (тот который на ARMv4, 99% 16-битных команд) полностью включен в Thumb-2, то есть бинарный код в Thumb-1 без проблем должен исполняться на M3. 32-битные команды Thumb-2 как-бы состоят из двух 16-битных полуслов, первое из которых является чем-то вроде префикса, требуюшего второе полуслово для полного кодирования операции. Бинарный код префикса попадает в диапазон зарезервированных кодов пространства инструкций Thumb. Кстати, не всякий Cortex будет работать с Thumb-2, например, как я понял - ядро M1 - это ARMv6 и он понимает только Thumb ARMv4 с некоторыми минимальными расширениями.



Почему не могут под THUMB? Там полная бинарная совместимость "снизу-вверх".

Ага, теперь дошло, что вы имели ввиду.
Но правильнее говорить не "тумба\тумба-2", а просто THUMB-2, так как невозможно сменить режим процессора на "чисто тумба", или "чисто тумба-2".
Набор инструкций Cortex-M3 имеет единое название - Thumb-2.


Опять же - вы не сможете использовать их раздельно.


Спасибо, теперь всё стало понятнее