По идее, проц даже и не должен попадать в прерывание, как только проинициализируешь СПИ переферию.
А он даже не вылазит от туда.

А какие прерывания от SPI вы разрешили?

К примеру, при установке бита TXEIE регистра SPI_CR2 (разрешении прерывания Tx buffer empty) и пустом буфере передатчика оно будет сгенерировано немедленно.

У меня разрешены TXE и RXNE прерывания. Но ведь я же еще ничего не записывал в TX буфер. На других контроллерах (например AVR от Амел) оно так и работает: пока ничего не запишешь, никаких прерываний не будет. А тут с какого испугу пришло прерывание, если в переферию ничего не писали?
Может я через полчаса только записать чего нить захочу туда.

Ну здрасте
При чём тут запишешь незапишешь?
TXE что значит? Буфер передатчика пуст. При старте SPI передачтик пуст? Пуст. Разрешили прерывание - получите и распишитесь.

Пересели на другой камень - приготовтесь к тому, что он будет работать по другому

ЗЫ: запрещайте прерывание TXE в обработчике, если больше нечего передавать.

сброс pending бита NVIC происходит сразу по входу в прерывания , во всех типах прерывания(механизм общий аппаратно). Но в EXTI источник прерывания не сбрасывается при сбросе пендинг бита(вручную), и получается как раз такой механизм как вы описали - вы сбрасываете источник , но после этого нужно сбросить и пендинг бит который только что выставился .
теперь домыслы которые подкреплены прочитанным на форуме арма:
Все это "вокруг" того чтобы не потерять последнее состояние входа. Во первых разработчикам камня упрощается жизнь в том что не надо реагировать на короткие пики (с момента выставления источника до момента его сброса как минимум пройдет время входа в прерывание). А во вторых для разработчика ПО эффект задумывался как раз противоположный наблюдаемому Вами : вы видите два входа в обработчик вместо одного , а можно видеть один вместо двух. Разположив сброс источника после чтения статуса входа не пропустим его последнее состояние, но дополнительного вызова прерывания не будет.

мне надо было организовать неограниченную вложенность прерываний самих в себяк примеру так

и друг в друга .
Выяснилось что манипулируя приоритетами это сделать не возможно в данном ядре.
NVIC постоянно проверяет приоритет прерывания которое пытается исполниться и текущий системный приоритет. Если мы в обработчике прерывания, то этот приоритет он берет из таблицы описателей прерываний. и получается, что меняя приоритет прерывания находясь в нем мы меняем оба числа и слева от знака неравенства и справа.
для верности я попробовал использовать пустой слот прерывания - выставлять ему приоритет наивысший , вызывать его искуственно , и выставлять низший приоритет... и получил хард фаулт эксепшн неизвестной природы, который мне не смогли объяснить в сапорте ST.
Так что без асм враппера не удалось обойтись. Кстати , если у кого есть сакральные знания на эту тему - прошу меня поправить.

Этот бит говорит ядру не только то, что сейчас работаеть какое то прерывание, но и то, что стек надо бы почистить.
Во как.

Заметил, что на линию VDDA принято ставить индуктивности типа Ferrite Bead.

Подскажите, пожалуйста, какой тип\номинал подойдёт?
На схемах нет никаких номиналов, к сожалению...

Я ставлю BLM18RK102SN1D от Murata. Выбрал сравнивая коэффициенты подавления на разных частотах. Этот начинает валить с единиц МГц.

Спасибо!
Тогда поставлю BLM21RK102SN1D - типоразмер 0805, чтобы полегче было руками паять
Падение напряжения на них не сильное, думаю?

BLM18 тоже нетрудно паять, квадрат в сечении. BLM21 для таких токов, ИМХО, избыточно. Да и какое падение - доли ома.

Разве квадрат?
Стандартный прямоугольный типоразмер: для BLM18 - 0603, а для BLM21 - 0805.
Последний мне гораздо проще припаять.

Макс. ток для обоих одинаков - 200 ма.
У BLM21 сопротивление пост. току несколько ниже - 0.5 ома против 0.8 у BLM18.
Но это роли практически никакой не играет