По поводу top-level конечно не место здесь для дискуссии, тем более, что наверняка это уже ранее обсуждалось. Но, это моё мнение и моя привычка, я считаю, что top-level должен быть схемой, а может быть и даже крупные блоки. Но это всё предпочтения индивидуальные. Возможно, если когда то и получится освоить какой нибудь ХДЛ, моё мнение и изменится. Но мне сейчас легче для понимания видеть квадратики со стрелками и связями, чем кучу строчек с непонятными словами и символами.

По поводу схемного представления проекта для FPGA. На курсах по VHDL говорили, что он толком не поддерживается то ли с 5, то ли с 6 версии. Преимущество программирования на VHDL в том, что часть текста написанного при описании модулей (процессов) можно использовать для временных симуляций.
С Spar3E500kit не работал. Но с Spar3DO kit работал с программированием на VHDL.
Еще, при выводе схемного решения после синтеза описанной конструкции, бывают неправильное отображение некоторых сигналов, особенно это заметно на больших блоках. Иногда не показывает цепи синхронизации, которые должны заходить в блок или еще какие нибудь сигналы. Поэтому схемное (символьное) отображение можно использовать только для собственного понимания написанного кода на начальном этапе обучения.

Жирновато будет для UART'а. В FPGA можно собрать процессор (MicroBlase или PicoBlase)
Тогда MicroBlase однозначно

2 XVR
Ещё как жирно, но есть ограничения на время передачи, короче нужна скорость под 1МБ/сек. В "родных" 51 ЦПУ не нашёл такого UART-a, к тому же хозяин крепко на них "сидит" - есть спецы у него в этих процах, да "кит" для ethernet-a купленный с этими процом. Хотя и утверждалось ранее: "Делайте на чём хотите, лишь бы был конечный результат", но факт налицо - вместо знакомой Альтеры сказали делать на ХИЛЫХ (наличие "кита" опять таки) и вместо знакомых АТ89 надо изучать PIC24. Не, я к хозяину не в претензиях, требования то логически обоснованы и я с этим согласен. Просто он требует результат, а у меня время уходит на обучение, а не на написание и отладку. Вопрос по встраиваемым процам - я порылся в документе s3esk_startup_rev2.pdf, и не увидел там UART-a. Я склоняюсь к мысли, что это облегчённая версия процессора для этого "кита". А возможно ли нарыть полные (если конечно существует такая сборка) версии? На самом деле мне нужен только UART со скоростью до 1МБ/сек.

Это вроде не проблема

Для SPARTAN'а это далеко не родной проц
Вам нужен другой документ - по EDK

EDK поновее. С платой идет trial версия какого то весьма древнего EDK
Вроде это там есть

2 XVR
Я имел ввиду, что "родной" 51 ЦПУ - давно знакомый (уже 10 лет сидим на нём) и переходить с него на PIC24 не хотелось. В более менее известных девайсах УАРТ-а с 1 МБит не нашли, а садиться на мелковыпускаемый и труднодоставаемый не позволили. Я как то рылся на опенсорсе и видел там проекты 51 ЦПУ для ХИЛЫХ. Так что может быть имеет право на жизнь и такой вариант. Спасибо за наводку, буду иметь ввиду EDK.

По поводу курсов. Где Вы их проходили не поделитесь ссылочкой на них или контактами? на сколько качественно учат? и чему самое главное?

Только учтите, что в EDK процессор - это не 'знакомый 51', и даже не PIC24. Это 32х битный RISC (клон MIPS'а). Насколько я знаю, на него даже Linux ставят
А вот PicoBlase - это 8ми битный RISC, из языков на него только ассемблер

крайне рекомендую SV + V %) и шефу вашему также передайте %)

Если не ошибаюсь вы имеете ввиду System Veriliog + Verilog?

Сообщение отредактировал Георгий 2 - Jan 27 2010, 10:45

да, только правильно пишется System Verilog + Verilog. (V вошел в SV, так что сразу начинайте с SV).

2 des00
Ваша квалификация и авторитет здесь не поддаются сомнению , но когда Вы что то крайне рекомендуете, можно ли услышать ещё какие то логические доводы. Я нахожусь примерно в такой же ситуации, как и "Георгий 2", поэтому проблема выбора стоит очень остро. Насколько я смог сделать для себя выводы (после некоторого времени изучения данного форума) на сегодняшний день из широко используемых языков описания аппаратуры разработчику доступны VHDL, Verilog, System C, System Verilog. Видимо первые два уже достаточно давно используются, есть даже некие стандарты (по моему 2000 г.). Последние два новее. Читал что System C - "мертворожденное дитя" и закладываться на него не стоит. Не первый раз слышу, что будущее за System Verilog. Всё это только мои домыслы, возможно я и не прав, поправьте кто знает. Хотелось бы для себя попытаться классифицировать эти языки (классифицировать по каким то критериям качества) и иметь в голове некую сравнительную таблицу что ли. Ведь если есть некое кол-во продуктов (в данном случае языки описания), то чем то должны они отличаться. И видимо из за отличий этих, имеют друг перед другом достоинства и недостатки. Хотя, я сам немного знаю С и (только видел) Паскаль, но сравнения - объективного, дать не могу этим двум языкам. Возможно, это можно сделать только на субъективном уровне, но всё равно, мнение (даже и субъективное) специалиста знать полезно. Коль скоро и предстоит погружение в эти дебри, хотелось бы изначально правильно взять направление! Думаю, что этот вопрос здесь не однократно поднимался, но как такового сравнения я пока не нашёл. Так (в кратце, если можно), почему именно SV?

SV является расширением V (и с некоторого времени это уже один и тот же язык - IEEE объединила их стандарты в один)
Отношение между SV и V примерно такое же, как между C++ и C. Огромное преимущество SV больше всего ощущается когда начинаешь писать тесты (для SV есть библиотеки/framework'и для тестирования) Единственный недостаток - ограниченная поддержка со стороны производителей тулов (Xilinx например до сих пор не поддерживает SV ни в каком виде)

Отношение между VHDL и V/SV примерно такое же, как между ADA (Pascal) и C/C++. В основном это вопрос личных пристрастий, плавно (и неотвратимо) перетекающий в нескончаемые холивары

Если я правильно понимаю, то к примеру если у меня есть счетчик на VHDL и занимает он к примеру 30 строчек и хренову гору операторов и головоломок, то если я пишу на SV, количество строчек будет например 15 и уменьшится количество операторов, и все соответственно будет гораздо проще?

Сообщение отредактировал Георгий 2 - Jan 27 2010, 11:44

2 XVR

А зачем мне тогда это ? И что мне дальше делать с этими красивыми конструкциями языка и удобными тестами, живущими только виртуально!? Моя конечная цель - работающее железо. Думаю, что раз это один язык, то есть смысл начать с Verilog, а потом уже (если получится освоить в достаточном качестве) переходить на расширения SV. Наверное это также как С-С++. Можно писать на стандартном ANSI C, а потом (при необходимости) переходить на объекты и т.п. присущее С++. Возможна ли такая ситуация - писать проект на SV, отладить и просимулировать, а на этапе синтеза и последующей разводки "облегчить" проект удалив из него не поддерживаемые ИСИ 11.4 конструкции? Или это будут совсем разные проекты, написанные на разных языках, живущие в разных средах, но описывающие одну и ту же железяку? Как то мне это не понятно. А кто тогда поддерживает SV? ALDEC, MODELSIM ...??? Извините за глупый вопрос, а что такое "нескончаемые холивары"?
2 Георгий 2
Я думаю, что в силу нашего с Вами не знания сути вопроса, Ваш вопрос несколько не корректен. В том смысле, что уровни проектов где железо - счётчики, дешифраторы, КЦА - это уровень 5 летней давности, где всё просто решалось на уровне графических примитивов. Сейчас всё стало гораздо сложнее. Железо очень сильно усложнилось, что позволило делать гораздо сложные проекты. Что в свою очередь, требует от разработчиков чёткого понимания, что они делают и как это верифицировать, а к разработчикам тулов предъявляет ещё более повышенные требования. К тому же, думаю, в сложных проектах труднее поддерживать иерархичность и осуществлять связь между различными компонентами проекта. Видимо все эти причины и приводят к появлению более сложных языков, предназначенных для облегчения жизни разработчикам в сложных проектах. Так что сравнивать только по количеству строк, как то не корректно. Если Вам нужен только счётчик, то это CPLD и графический примитв, если счётчик в составе более сложного проекта, то видимо ВХДЛ и Верилог для ФПГА, а если Вам нужен RISC процессор с Ethernet и LVDS с 622МБ/с и какая нибудь ЦОС (БПФ или свёртка, к примеру), то может быть и SV Вам покажется раем небесным, по сравнению с ВХДЛ.
Но, это только пока мои домыслы.