Итак есть тестовая схема (см. аттач ).

На вход din подается сигнал, который изменяет свое значение через 2ns после фронта clk.
На скриншоте 1a.jpg представлен post-map simulation . Триггер temp защелкивается значение строго по фронту clk.
На скриншоте 1b.jpg представлен post-route simulation . Триггер temp защелкивается по фронту clk значение din, изменяемое после 2ns. А как же setup time ??

Почему результат post-map и post-route так рознятся ??


з.ы в аттаче также hdl файлы