|
Проблема с WebPackISE, Не выводится сигнал на pin FPGA |
|
|
|
Feb 21 2010, 12:04
|
Местный
  
Группа: Свой
Сообщений: 377
Регистрация: 23-12-06
Из: Зеленоград
Пользователь №: 23 811

|
Цитата(sergeeff @ Feb 20 2010, 22:00)  Мой коллега на работе мучается с Xilinx WEBpack 11 версии. Столкнулся с проблемой. Для теста нарисовал делитель входной частоты, выход которого подается на pin FPGA, объявленный как выход. Все ОК! Но если он этот же сигнал в параллель пробует вывести на соседний pin - там тишина. Он уже тихо звереет. Может кто подскажет, в какую сторону двигаться, чтобы победить такой bug (программы или своей головы)? 11-я версия вообще очень чувствительна к таким моментам, как сигнал с комбинационной логики на тактовый вход синхронного элемента, Если ваш коллега собрал стандартную делилку с помощью триггеров с инверсной обратной связью, и убрал пунк об остановке синтеза при ошибке, то есть вероятность, что эта схема не синтезировалась вообще. Используйте ДЦМ для операций с таковым сигналом. Ну и посмотрите даташит, может ваш вывод питательный или позетивное плече диф пары.
|
|
|
|
|
Feb 21 2010, 15:30
|
Местный
  
Группа: Свой
Сообщений: 377
Регистрация: 23-12-06
Из: Зеленоград
Пользователь №: 23 811

|
Цитата(sergeeff @ Feb 21 2010, 17:42)  Вообще говоря, пробовали и на 8 и на 10 версиях. Делитель работает, т.к. на первый pinxx1, описанный как выход, сигнал выводится. Соседний pinxx2 ничем от первого не отличается по своим свойствам. Тем не менее, если на схеме соединить pinxx1 и pinxx2 на выходе pinxx1 сигнал есть, а втором - нет. Может тут что-то с оптимизацией соединений не то? Ну не может быть такого, сами понимаете. Сделайте поиск в отсчетах синтезатора, транслятора и мапера по имени ваших выходных цепей. Хоть какой-то варнинг должен быть, который подскажет, что не так с этими цепями.
|
|
|
|
|
Feb 25 2010, 00:37
|
Участник

Группа: Участник
Сообщений: 65
Регистрация: 14-01-10
Пользователь №: 54 821

|
Цитата(sergeeff @ Feb 21 2010, 22:32)  Спасибо за советы. Сами понимаем, что бред какой-то и быть такого не может. Но тем не менее. Завтра посмотрим еще повнимательнее. простите, а на схеме вы соединяете не означает ли то что вы соединяете в схемном редакторе все? Если так, нужно посмотреть в сторону использования выходных буферов - OBUF (OBUFT) и соединять не их выходы а входы. Если соединить выходные пины ISE обязан ругнуться и либо прекратить синтез либо что-то отрубить.
Сообщение отредактировал b32b - Feb 25 2010, 00:39
|
|
|
|
|
Feb 27 2010, 11:48
|
Гуру
     
Группа: Свой
Сообщений: 3 123
Регистрация: 7-04-07
Из: Химки
Пользователь №: 26 847

|
Цитата(sergeeff @ Feb 25 2010, 15:04)  Поясню, что имеет место быть. Есть некоторый блок, реализованный на Verilog. Он отображается на схеме. Теперь мой коллега тянет от выхода этого модуля wire до выходного пира. Над эти wire устанавливает LOC=P77 (к примеру). А для второго пина он туда дописал еще один LOC? Маппер, при упаковке схемы атоматически вставляет выходные буфера в разрыв проводов, идущих наружу кристала. При этом он им приписывает атрибуты, которые были у самого провода (именно так попадает LOC на выход). Если надо подсоединить wire к 2м выходным пинам, то надо ЯВНО вставить 2 выходных буфера (OBUF, если не ошибаюсь), и прописать им (а не проводам) атрибуты LOC
Цитата С другой стороны, я нашел в inet'e, что если блок реализован в Verilog, то надо вызывать PACE и в открывшемся окне прописывать какие цепи на какие pin'ы выводятся. PACE сделает из этого красивую табличку и вставит ее в UCF файл. Так что результат будет одинаковый - фитеру всеравно откуда брать констрейны - из UCF файла или наследовать из атрибутов в сорцах Цитата Может в этом кроется отгадка? Нет Цитата Еще. Таблица constrait'ов не заполнялась (т.е. все по умолчанию). Может из за этого оптимизатор все разводит как ему вздумается? Если где то LOC был прописанн, то значит, что таблица констрейнов все же не совсем пустая
Сообщение отредактировал XVR - Feb 27 2010, 11:49
|
|
|
|
|
Apr 3 2010, 22:43
|
Знающий
   
Группа: Свой
Сообщений: 614
Регистрация: 12-06-09
Из: рядом с Москвой
Пользователь №: 50 219

|
Цитата(sergeeff @ Apr 3 2010, 22:11)  После перерыва вернулись к разбирательству с WebISE. Чтобы понять почему у нас проблемы начали все с начала. Самый простой проект. Только schematic. Помнится в схематике просто так проводом выходы ПЛИС соединять нельзя - надо (как вам уже сказали) OBUFы ставить. Но почему именно ISEшный схематик? В нём же не возможно работать, символы какие-то кривые, текст непропорционально маленький, проблемы постоянные. Наши эксперименты с ним закончились после первого же проекта - проще книжку прочитать по VHDL чем бороться с ним. Попробуйте тоже самое написать на HDL и посмотрите что будет с глюками на практике и схемой в FPGA editore. P.S. Если уж и использовать схематик, то лучше юзать ActiveHDL, там всё красиво и удобно сделано, проблем поменьше и есть бесплатная студенческая версия (ограничение числу элементов в схеме - не более 20 - что легко снимается построением иерархического проекта).
|
|
|
|
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0
|
|
|