Звучит крайне логично и убедительно! Наверное так и сделаю.

Делайте на SO-DIMM
Мы уже целое семейство модулей сделали по такому принципу:
http://inftest.ru/products/images/ols2.jpg
Микросхема Cyclone II EP2C35F672C6.

Главное при этом, выравнивание цепей управления и шины данных по длинне. Плюс нормальное терминирование. У Альтеры все раписано в документации.

Сообщение отредактировал deus - Mar 29 2010, 07:41

что то вроде STM1 мультиплексора ?

Круто. Однако, я первый раз вообще закладываю DDR2. С SO-DIMM печать сильно усложняется из-за того, что не лезет на одну сторону ПЛИС, а накосячить не хотелось бы (времени и средств на переделку может и не быть). Примеры разводки я так и не нашел

Дык. А это что по вашему? Именно DDR2. Только планки формата SO-DIMM. То что не лезет на одну сторону, не страшно, хотя могут быть проблемы при достижении максимальной скорости DDR2. Но мы такой задачи не ставили, и работаем на 166 МГц. Принципе 200 Мгц то же работает, проверяли. Примеров разводки у Альтеры масса.
Идете на http://www.altera.com/products/devkits/kit-dev_platforms.jsp
Ищите плату, с вашей микросхемой и набором памяти, соответствующей вашей конфигурации - есть с DDR2, как чипы так и линейки. Качаете документацию на evaluation board. Открываете файл трассировки. Сдираете.

Это модуль для проверки интерфейсов, формирователь, анализатор и трассировщик. Но там функции заточены под требования конкретного заказщика.
http://inftest.ru/?lang=r&page=2&item=0&prod=ols

PS Система на отдельных микросхемах DDR2 может быть более гибка (хотя все зависит от задачи), но точно не более простая в разводке. На 4 отдельных чипа нужно примерно на 60 цепей больше, чем на одну планку SO-DIMM. Соотвественно, болше свободных выводов и внутренних ресурсов останется на другое.

Сообщение отредактировал deus - Mar 30 2010, 10:01

Ага, конечно . Там я в первую очередь перерыл все. Пример с SO-DIMM там на арии, разведен с одной стороны.

Однако, там есть пример с циклон3-780ног, где отдельно включены 4 микросхемы х16 + одна х8. В результате получается контроллер х72.
Пример с DDR2 х16 тоже есть.

Достоинство отдельных микросхем в том, что можно сделать не один контроллер х64, а два х32, в некоторых случаях арбитраж проще будет (быстрее). Однако, действительно, либо больше ног придется использовать, либо объединять шину адреса. И в том и в другом случае, разводка (и монтаж конечно) сложнее. Я прям весь в панике, не могу выбрать
Говорите, на циклоне 484ноги запустили SO-DIMM, а контроллер DDR2 свой или из SOPC Builder покатит?

Согласен, все зависит от задач. В нашем случае разбивка на несколько контроллеров не требовалась, так как поток данных один.
На Cyclone II 484 pin запустили DDR2 SO-DIMM на 160 Мгц. Хотя проверяли и на 200 Мгц. Вроде тянул.

Контроллер DDR2 альтеровский, обычный, не High Perfomance.

Сейчас рисую схему, скоро попробую развести в квартусе для проверки правильности схемы. Однако я пока не вкуриваю, как буду разводить на две стороны...

Может я туплю, но среди китов под CycloneIII нашел лишь варианты с отдельными микросхемами памяти, а с планкой лишь на Aria. Но этот вариант не совсем то что нужно, т.к. в ней все помещается на одну сторону.
Если не секрет, сколько слоев в вашей плате? И есть ли глухие отверстия (этот вариант для меня отпадает), вообще не понимаю пока как развести на две стороны, вокруг что ли тащить?

Кстати, согласно даташиту 166МГц - максимально достижимая частота для DDR2 на циклоне2 (да и на 3 тоже), какие уж там 200... Меня 166 МГц устроит с запасом.

Может кто-то поделится схемой и печатью на такую замечательную отладку с циклоном 3 и SO-DIMM?
http://www.terasic.com.tw/cgi-bin/page/arc...17&PartNo=1

А где бы взять модельку DDR2-SODIMM? На сайте микрона что-то только для отдельных микросхем есть модельки...

Моделька SODIMM - это 4-8 модельек отдельных микросхем, дополненных торцевыми резисторами. На каких линиях есть резисторы и какие микросхемы там стоят в документации на DIMM обычно указано.

А зачем ограничивать себя именно китами на Циклоне 3. Берите любую альтеровскую плату с SO-DIMM. Трассировка от этого особо не меняется. У на 8 слоев, но для интерфейса DDR2 используется только 3. Остальные опорные слои земли и питания и другие цепи. То есть реально все развести в 4-6 слойке. Нам нет ничего сложного. Все что надо знать написано здесь:
http://www.altera.com/literature/lit-exter...ory%20Interface

Я про модельку Verilog

Да, я поглядел другие отладки, типа на арии и т.п., там 3-4 слоя для сигналов памяти, а остальное - слои питания. Придется сделать разводку самому, просто надо еще все промоделировать в Modelsim, и ПП в HyperLynx.