Цитата(sergeeff @ Apr 4 2010, 13:25)

Нельзя ли прояснить. Что скрывается за фразой "напишите строки в ucf наооборот и получите наоборот".
Второй вопрос. Что, schematic настолько по-идиотски написан, что прямое соединение одного выхода триггера с одним выходным pin'ом не гарантируют однозначного поведения схемы?
ActivHDL можно с 3-spartan'ом скрестить?
Schematic, как и всю GUI ISE писали не сильно умные индусы - поэтому они глючат.
А так как очень мало разработчиков пользуются Schematicом, то его глюки никто не исправляет.
Вот самые важные "утилитки" Xilinx, которые в ISE вызываются из командной строки: синтезатор (XST), маппер (MAP), пласе&роутер (PAR) писали люди поумнее, и они работают достаточно хорошо.
Поэтому если использовать чистый ISE, то лучше использовать текстовый ввод данных на HDL. В 9-10 ISE даже текстовый редактор кривовато сделан, но текст можно и в блокноте набивать + имеется куча удобных редакторов HDL.
ActiveHDL легко скрестить с ПЛИС Xilinx, хоть с виртексом хоть со спартаном. Нужно только установить ISE и указать в свойствах проекта путь к ISE и его версию, для того чтобы он смог вызывать из командной строки те самые "утилитки". А схематик, редактор HDL и симулятор у него свои и очень удобные (правда в студенческой версии симулятор сильно замедлен).
P.S. Кстати в старых версиях ISE, что то типа 3й или 4й, был нормальный Схематик, как в ActiveHDL и делали его теже самые люди из Aldeca. Потом из-за денег они разошлись и пришлось Ксилинку нанимать индусов и срочно приделывать вместо него костыль для галочки. Вот этот костыль до сих пор и живёт в неизменном виде.