|
|
  |
STR912 Ethernet - ошибки приема, Некоторые байты информации портятся, некоторые нет... |
|
|
|
Apr 9 2010, 21:26
|
Частый гость
 
Группа: Свой
Сообщений: 144
Регистрация: 25-03-10
Из: Москва
Пользователь №: 56 210

|
CRC ещё не смотрел. Частоту я осциллографом смотрел - вполне нормальные 25МГц. Правда там есть требования по стабильности и точности - в этом вопрос, но осциллограф 200МГц полосой не показывает проблем. FCS - контрольная сумма? ещё не считал  В настройках mac прочитал, что естьфункция фильтрации в том числе по несовпадению CRC. включил её, поэтому наивно полагал, что пакеты с заведомо правильной CRC. :/ Завтра проверю.
|
|
|
|
|
Apr 10 2010, 07:17
|
Частый гость
 
Группа: Свой
Сообщений: 144
Регистрация: 25-03-10
Из: Москва
Пользователь №: 56 210

|
Цитата(scifi @ Apr 10 2010, 10:23)  Может не по теме, но самому писать эти протоколы - неблагодарная задача. Почему бы не взять Lwip? Там всё это есть, а лишнее можно отключить. Думаю от ошибок приёма это не избавит  Я взял OpenTCP и вытягиваю оттуда нужные мне куски. А протоколы вобщем-то примтивны эти, поэтому и самому реализовать не сложно в применении к Ethernet.
|
|
|
|
|
Apr 10 2010, 08:59
|

Частый гость
 
Группа: Свой
Сообщений: 118
Регистрация: 24-05-08
Из: Odessa
Пользователь №: 37 784

|
Цитата(Pechka @ Apr 9 2010, 22:42)  P.S. clock на phy контроллер делаю по-средствам PWM таймера 3. т.е. внетреняя частота 100МГц делю на 4 и получаю требуемые 25. Может проблема в джиттере клока? Зачем с помощью таймера, если для этих целей предусмотрен специальный вывод.
--------------------
Big time.
|
|
|
|
|
Apr 13 2010, 08:24
|
Частый гость
 
Группа: Свой
Сообщений: 144
Регистрация: 25-03-10
Из: Москва
Пользователь №: 56 210

|
Цитата(artur_off @ Apr 10 2010, 12:14)  Зачем с помощью таймера, если для этих целей предусмотрен специальный вывод. Мне нужно чтобы одновременно работал USB и Ethernet. Если подбираю клок под одно, то не получается сделать другое. Однако, если на USB подать клок на внешний пин, его же поделить на 2 тригером и подать на PLL можно решить проблему наличия единственного клока в системе. Выход PHY_CLK выдаёт только то, что поступает на вход PLL, поэтому тут вариантов не много.  Цитата(iosifk @ Apr 12 2010, 08:35)  А по глазковой диаграмме? Должно быть +/- 50 ppm На осциллографе 25.0000, что входит в указанные ворота (проверял этот параметр когда читал datasheet на phy контроллер).
|
|
|
|
|
Dec 20 2013, 10:34
|
Участник

Группа: Участник
Сообщений: 21
Регистрация: 9-06-12
Пользователь №: 72 244

|
Скорей всего уже не актуально, но вполне вероятно это связанно с разным порядком байт для значений в несколько байтов.
|
|
|
|
|
  |
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0
|
|
|