Дорогие радиолюбители, здравствуйте! Я к Вам с криком о помощи, у меня имеется проект цифрового осциллографа на базе ПЛИС EPM7064SLC44-10, весь проект выполнен графически а исходников в виде текста на VHDL отсутствует, да и этих плисок у меня нет в наличии, зато у меня XC9572-15PC44 до кучи. Помогите пожалуйста конвертировать проект для ПЛИС Xilinx, а то мне как начинающему радиолюбителю это сделать слабо. В приложении выкладываю ссылку на сам прибор: http://kazus.ru/forums/showthread.php?t=10984&page=52 . Даже самым категоричным отзывам на мой вопрос я буду благодарен. С уважением Корчагин Андрей.

Держите Самый Категоричный Отзыв: точно такую же тему отсюда только что грохнули. Потому что цифровой осцилограф - это очень сложное устройство, содержащее кучу аналоговых цепей, и в цифровой части тоже ну никак не укладывающееся в CPLD, и ваш вопрос поэтому выглядит нелепо.

Что же касается конвертации схематики из Квартуса в ISE - просто сядьте и перерисуйте.

Если будете переделывать под другую плис, то кроме переноса проекта, придется переделать распиновку, пересинтезировать проект и т.д. Смысла великого нет особенно учитывая стоимость альтеровской плис. Можно попробовать заменить на EPM3064. Там цены вообще копеечные, но надо посмотреть на напряжение питания и распиновку.
Вы поймите, переделать с графики на Verilog проблем нет, но отладкой все равно заниматься вам и только вам. То есть вам все равно придется разобраться с этим на достаточном уровне и в этом случае вы и сами сможете легко переделать проект под свою плис. Даже если не владеете языками, то уж в графике-то за часик, другой легко перерисуете.

Если я правильно понимаю слэнг некоторых радиолюбителей, то "грохнули" это значит охаяли это устройство в разряд флудов, но почему? Многие на kazus.ru довольны этой конструкцией а благодарностей авторам аж куча, объясните почему проект не заслуживает внимания?

Никогда у меня не было столько проблем при программировании, как проблем с ПЛИС от Альтеры, если Вы как нибудь на досуге взглянули бы на мои посты с 52 страницы, которые я создал на сайте, ссылку на который я вам дал (мои сообщения под аккаунтом Андрей К), создание этой темы внатуре как крик о помощи. Но рекомендации которые мне давали на сайте kazus я выполнял все в точности, но, блин результата у меня никакого. Я кстати с этой ПЛИС так напсихался, что аж ещё и такой девайс изготовил: http://www.ulrichradig.de/home/index.php/avr/avr-dso , а ведь работает, зараза, жаль что измерять ничего не могет, но форму сигнала посмотреть можно довольно разборчиво

Сообщение отредактировал atmicandr1 - May 17 2010, 10:15

Ничего сложного в этом проекте нет. Под Xilinx за час экспортируется путем перерисовки схемы в ISE. Только редактор схемный в ISE такой кривой, что само-собой через час работы у Вас возникнет непреодолимое желание изучить какой-нибуль Verilog или VHDL. Логика работы Вашего устройства понятна, и описать ее на VHDL много времени у Вас не отнимет, заодно и азы постигнете.

Действительно все просто, сами справитесь. Дольше скачивать ISE будете, чем проект переделывать )) И если у Вас есть в наличии xilinx, не понимаю зачем Вам советуют купить другую altera.

Ребята, тогда у меня к Вам один нескромный вопрос: если я попробую перерисовать схему в ICE, то Вы сможете её у меня проверить, а то в библиотеке элементов в ICE обозначения уж очень корявые? Заранее всем спасибо за помощь!

Что значит проверить? Сравнить две схемы в разных редакторах? Нужно сравнивать результаты моделирования. В Вашем проекте для альтеры они есть. А после того как Вы нарисуете это в ISE, нужно будет провести симуляцию и посмотреть что будет на выходе. В любом случае нужно четко представлять назначение всех выводов и какие на них должны присутствовать сигналы. А на схему посмотреть можно, выкладывайте.

Только сейчас потихоньку начал рисовать схему в ICE, вопрос у меня в том, правильно ли я начал представление той схемы, которую ранее выкладывал, а именно: блок lpm_counter2 я решил представить в виде одного счетчика CB4CE, lpm_counter1 - два таких же счетчика, соединенных последовательно, lpm_counter0 - четыре таких же счетчика, а lpm_mux0 в виде X74_150 или моя идея выборов компонентов очень глупа?, пока я еще не понял как представить элементы lpm_mux1 и AND8. Верен ли мой выбор, не подскажете, а то я это делаю впервые?

Да, прошу прощения, но пока на бумаге хочу скинуть мою мизерную наработку на Ваш суд

Сообщение отредактировал atmicandr1 - May 18 2010, 09:38

1. Не правильно каскадированы счетчики. Правильно будет соединить параллельно clk, вывод сео предыдущего на вход ce последующего. А вообще-то есть готовые примитивы СВ16RЕ и СВ8RЕ СВ4RЕ. Используйте их.
2. Есть готовый примитив мультиплексоров 16-разрядного ( М16_1Е вроде как назывался) и 2-х разрядного М2_1.

А в общем ход мыслей правильный =)

Сообщение отредактировал andrewkrot - May 18 2010, 10:14

Спасибо за критику, буду работать дальше так что ждите новых вопросов.

Ну что, вчера ночью я нарисовал полностью схему и синтезировал её, с первого раза у меня естественно была куча ошибок и все они были связаны с переименованием шин add(7-0), и другая куча была связана с подключением шины 15 проводной от счетчика CB16 к мультиплексору M16, вышел из этой проблемы путем замены счетчиков на 8 и 16 выходов каскадами счетчиков на базе элементов CB4CE, соединяя индивидуально каждый выход с маркером и входом мультиплексора, получилась паутина, но после синтеза УРА! ни одной ошибки и ни одного варнинга не возникло. Вопрос у меня такой: добрался я до утилиты PACE для распиновки ИМС, но так как было уже поздно, то всю свою наработку сохранил простым нажатием значка "дискета", а с утра, когда вошел в проект и запустил синтез, вышла куча варнингов, что произошло? Или, если начал, то надо и доводить дело сразу до конца? И еще, обязательно ли проводить симуляцию проекта, создавая файл с расширением tbw? Жду ответа. С уважением Корчагин Андрей.

Что за варнинги? Последние 3 вопроса я не понял. поясните плиз

Для синтеза это совсем не обязательно, но для понимания чего там у Вас получилось я бы посоветовал все-таки провести симуляцию.

Здравствуйте! Вот вроде и закончил проект, отправляю Вам на критику