Судя из файла отчетного, у вас использовано всего 10 макроячеек, Т.е. Схема не полностью синтезировалась.

Блин, спасибо конечно, но я как начинающий не совсем понял Вас. Как понять не полностью, ведь при сентезе в диалоговом окне сообщений мне ICE выдавал succesful?

"Судя из файла отчетного, у вас использовано всего 10 макроячеек, Т.е. Схема не полностью синтезировалась. "

Ну и что? Что за странные выводы? 10 или какое-то другое число, какая разница главное, чтобы в 72 уложилось. Вы вообще в курсе того о чем пишите или так - лишь бы что-то написать? Только путаете человека.

Вам нужно поставить буферы перед тем как выводить сигналы на контакты(IBUF, OBUF, IOBUF и т.д. в зависимости от назначения), если вы не заметили ISE "оптимизировал" - выкинул два ваших сигнала: set_f_div и clr_f_div.

Саму схему не смотрел, но как-то сразу резануло глаз что на тригере в левом нижнем углу на вход D нчего не подается, может оно так у Вас и задумано

Спасибо за ответ! Тогда есть еще такие вопросы:
1. по поводу буферов: вроде бы есть такие элементы в библиотеке ICE, если изменить схему, добавлением их перед маркерами с выходными сигналами или на входные тоже надо их ставить? А далее я так понимаю что на снова будет свё синтезировать. А надо ли какие либо изменения вносить в PACE? И нужны ли буферы на входах?
2. Далее по поводу триггера: странно что в библиотеке триггеров не простых моделей RS триггеров, все модели которые там имеются содержат в себе входы DC, а что с ними делать я не знаю.
3. по поводу количества задействованных макроячеек: в проекте под Альтеру я делал компиляцию в Квартусе и задействованы оказались 35 ячеек (вообще эту компиляцию я проводил с целью уточнения: подойдёт ли EPM7032?), может действительно свойства этих макроячеек в Альтере и Ксилинксе различны (это я не знаю так как ну нет у меня описания на русском языке для Альтеры), честно говоря у меня возникал такой вопрос, но ввиду малого опыта этим я заниматься не стал;
4. Ну и наконец по поводу оптимизации- мне она не нужна, а где её отключить? А то что-то не хочется переделывать проект AVR.
Но я уверен в том что этими вопросами я не ограничусь. С уважением Корчагин Андрей.

Сообщение отредактировал atmicandr1 - May 20 2010, 08:24

У примитива М16_1Е вход разрешения положительный, т.е. для того чтобы мультиплексор работал туды нужно подать 1, а у Вас там 0. Потому и результаты синтеза странные - мультиплексор вырождается... После подачи на вход Е лог.1, схема синтезируется в 30 ячейках - результат похож на правду. Нужно симулировать.

Сообщение отредактировал andrewkrot - May 20 2010, 09:22

Я так понял, Вы синтезировали схему, а много ли Вы варнингов получили? И еще по поводу симуляции: могу ли я при этом воспользоваться харатеристиками сигналов, которые были отсимулированы в Квартусе, так как кроме входа inp_clk больше ни один входной сигнал мне неизвестен?

Сообщение отредактировал atmicandr1 - May 20 2010, 09:31

Разберитесь со схемой сначала. Ничего сложного в ней нет. А тестбенч можете такой же как в квартусе нарисовать. По идее результаты моделирования должны по крайней мере быть похожими, или даже совпадать.

один разряд счетчика в CPLD съедает одну макроячейку, а у вас практически вся схема на счетчиках постороена, а задействовано в итоге только 10 макроячеек, вот и думайте...

Здравствуйте!!! Направляю Вам на суд новый файл проекта. Изменения я произвел, учитывая те сообщения которые Вы мне присылали. Буферные элементы я установил только на выходы Q0-Q7, которые присоединяются в дальнейшем к SRAM. И кстати после синтеза задействованы оказались реально 30 макроячеек. Симуляцию я не проводил, так как не понял как это надо делать. Ребята, может вы мне проверите работу схемы и вообще её правильность? Заранее спасибо за помощь. С уважением Корчагин Андрей.

Сообщение отредактировал atmicandr1 - May 21 2010, 04:11

Дорогие радиолюбители, здравствуйте! Почему Вы все молчите, может ответите все-таки на мой вопрос о том что можно ли то что я сделал в ICE использовать для замены EPM? Очень жду ваших ответов и консультаций если что не так в моём последнем проекте.

Вам в раздел "Предлагаю работу". IMHO.

Я Вас не совсем понял: звучит как или открывать свои способности, собирая заказы или просто подкол, подчеркивающий то, что я ещё больше начинающий, чем просто начинающий?

Посмотрите на результаты симуляции (в файле). Если Вас они устраивают, то работать схема будет. Симуляция, правда, поведенческая и не полная. Еще раз повторюсь - разберитесь досконально что должно происходить в каждом такте, и все встанет на свои места. А еще разберитесь с симуляцией. Советую начать с какого-нибудь простого счетчика. Если вдруг Ваше устройство с первого раза и не заработает, то ничего страшного - плиска не одноразовая.

Вы меня совсем не поняли. Я намекал на то, что тут обычно процесс строится так: человек долбит какую-то проблему, и чувствуя, что у него не выходит задает предметные вопросы. А вы "отправляете нам на суд новый файл проекта" с предложением найти и исправить вам ошибки. Хорошо еще не просите нарисовать сам проект за вас.

И еще. Не называйте пожалуйста ISE как ICE - это сбивает с толку, потому что есть FPGA iCE у SiliconBlueTech.