Есть следующий код

Вроде стандартное описание D-триггера с синхронным сбросом, только вот сброс на планере подключается не к sclr, а вешается на мультиплексор перед информационным входом. Вроде ничего страшного - дополнительных ресурсов минимум, по частоте не влияет, вот только непонятно - зачем этот мультиплексор, вроде стандартный триггер физически на ПЛИС есть? Были раньше на форуме подобные темы описаны и вроде настройки выставляю
Allow Synchronous Control Signals
Force Use of Synchronous Clear Signals
Auto Clock Enable Replacement
мультиплексор все равно остается, меняя вид...
плюньте ссылкой, если не сложно, ну или объясните в чем проблема. Квартус косячит с описанием или я уже разучился на verilog писать элементарную схемотехнику?

Сообщение отредактировал bogaev_roman - May 29 2010, 00:35

С вашего позволения, с тем же самым размещусь в вашей теме.
У меня вообще получается не пойми что.


После синтеза.


Quartus 7.2, MAXII
UPD: Учитывая название темы, перекомпилил под Стратикс-2. То же самое.

Как при синхронном сбросе завести in на en вход триггера?


И второй вопрос для гуру задам о синхронном сбросе.
Как-то приводил описание своего синхронизатора ресета, почитав старые темы, решил уточнить.
Асинхронный сброс заводится на счетчик в качестве синхронного сброса.
При неблагоприятном стечении обстоятельств триггеры регистра могут попасть в метастабильное состояние, но при инкременте счетчик выходит из метастабильности, если понимать, что пройдя через второй и тем более через третий триггер в цепочке последовательно соединенных триггеров явление метастабильности с огромной вероятностью устраняется. А счетчик есть не что иное, как последовательно соединенные триггеры.
Вопрос: это полный бред или имеет право на жизнь?

Сообщение отредактировал x736C - May 29 2010, 02:07

Обсуждали уже, поройтесь поиском. Квартус далеко не дурак, в вашем конкретном случае использовать lut ему дешевле. Потому что sclr это сигнал общий для 16 ти LC в LAB (для сыклона 3 например). И используя для вашего одного триггера честный sclr, он урезает функциональность 15 ти других. А как вы правильно заметили LUT все равно расходуется. То ква делает свой вывод об оптимальности.


чуть позже отвечу, почему он делает так объяснимо, но нужно проверить пару идей.

лучше делайте на сдвиговых регистрах, как в статье про сбросы, до которой, по вашим словам, вы не добрались %)

Получается как раз понятно что. Чтобы en шел на триггер, приоритет en должен быть выше сброса.


Бред. Вы сейчас сказали, что счетчик и сдвиговый регистр это одно и тоже. Достаточно очевидно что это не так?
Триггер, попадающий в метастабильность, должен идти только на вход другого триггера.

Вы правы, это усвоил.
Синхронный сброс требует дополнительных ресурсов, как писал в соседней ветке. Так ведь?


Я не говорил, что это одно и то же. Слово «сдвиговый» в моем сообщении отсутствует.
Под «регистром» подразумевал набор триггеров, определяемых конструкцией языка reg [3:0] init;
В счетчике выход одного триггера идет на вход другого.


Ув. des00, я понял, что синхронизатор нужен нормальный, а подавать с него синхронный сброс все равно мне приходится на счетчик, так как синхронный сброс во всем проекте почему-то работает и по фронту и по уровню, а не только по уровню. Проверенно неоднократно. Если помните по другой ветке, я с этой проблемой столкнулся какое-то время назад. Поэтому счетчиком пришлось формировать гарантированный отрицательный импульс от отрицательного до положительного фронта.
Почему так происходит — для меня так и осталось загадкой.

от архитектуры целевой плис зависит, в атаче как это сделано в статиксе2. Думаю что ответ на вопрос почему ква не ложит сброс на sclr стал понятным %)

это в асинхронном счетчике, в синхронном на современных плис на вход одного триггера идет сигнал со всех предыдущих

Вашу тему помню, но как то слабо. ИМХО там дело было не в сбросе, то, что вылечилось таким образом это просто повезло %)

Почему? Просто вы описали схему, которая не легла на архитектуру (причина в приоритетах). В семействах Циклонов и Стратиксов выделенные цепи для синхронного сброса есть.


Зато присутствуют "пройдя через второй и тем более через третий триггер в цепочке последовательно соединенных триггеров", что в моем понимании и есть сдвиговый регистр. А в счетчике выход одного триггера идет не на вход другого, а на сумматор. Это слой логики и в синхронизаторе это совсем ни к чему.

Действительно, как выше указал des00 — для синхронного счетчика это так.
Вопрос снимаю, бред так бред.


Исследовал много дней очень пристально этот вопрос. С осцилом и проверял на простейшей конструкции. Ответ «повезло» меня до сих пор не удовлетворяет, интересно все-таки разобраться почему. Проблема возникала не у меня одного.
Могу повторить и поделиться результатами, все есть под рукой.

Есть факт того, что при подаче питания (загрузка из м/с памяти) сигнал сброса имеет форму ступеньки "_/".
Также есть факт — при загрузке через JTAG сигнал сброса, имеет V-образную форму форму "\_/" и формируется POR, насколько я понимаю.
И есть факт загрузки (или ее отсутствия) триггера начальным значением после двух выше перечисленных фактов.

Ув. dvladim в той ветке так же указывал на сброс и синхронизатор. В общем как-то так оно и происходит.


Выходит, с древним ACEX'ом, на котором проверял, ресурсов потребуется больше. В нем просто нет специального and под эти нужды.
А под Стратикс такое описание не совсем подходит.

Интересно другое. Под Стратикс такое описание очень даже подходит.
RTL Viewer показывает (см. выше) картинку с мультиплексором.
Chip Planner → Resource Property Editor показывает то что надо.

Что по всей видимости говорит о том, что одно относится к синтезу, а второе к размещению (fitter).

Квартус In так и не заводит на En. Пропускает через мультиплексор, производя операцию else ctr <= ctr; которая мною не описана, но подразумевается.

Проверяем утверждение dvladim.
Меняем местами sclr и en.

RTL Viewer


Resource Property Editor
Sсlr и En на своих местах.


Но сброс, видимо, вообще не сработает, пока En активен.

UPD: Вывод: синхронный En при синхронном сбросе жрет таки-больше ресурсов, чем при асинхронном.
Внимание вопрос: насколько я ошибся?))

Сообщение отредактировал x736C - May 29 2010, 19:05

Про сигнал сброса - кто его вырабатывает.
От формы не должно зависить (если по фронту клока снимается). Начальное значение всегда грузится по этому сбросу. Год уже прошел. Надо разбираться.

Про en - сама конструкция не корректна (rst всегда приоритетен)

Спасибо за ответ.
Про сброс мыслю как и вы, но практика вынесла мне мозг. В общем-то это в прошлом, просто не хочется наступить еще раз.

Про некорректность знаю. Интересно было, что Квартус накомпилит.

Если есть возможность по включению питания триггера в 0 устанавливать, можно внутренний clr вырабатывать (зачем в один такт как у Вас), и по нему грузить любое начальное значение. Вот - на базе рекомендаций из квартусовского руководства

То, что надо.

Два мультиплексора, вместо трех.
Только мой вывод пока при мне: синхронный En при синхронном сбросе жрет таки-больше ресурсов, чем при асинхронном.
Видимо, так и должно быть.

За power_up.v спасибо.
Так и не понял. Поподробней объясните, если вас не затруднит.

Сообщение отредактировал x736C - May 29 2010, 19:38

Quartus II Handbook Version 9.1 -> Volume 1: Design and Synthesis -> Section II. Design Guidelines -> 6. Recommended HDL Coding Styles -> Coding Guidelines for Registers and Latches (6-36)

Спасибо за ссылку. Теперь буду знать, что при одновременном использовании ena имеет приоритет над sclr.
Привычное описание if (sclr) .. else if (en) неоптимально.

Весь хендбук можно не копировать.

Сообщение отредактировал x736C - May 29 2010, 19:49

В смысле, что сигнал, вырабатываемый этим модулем можно использовать как sclr, sload.
Можно без него регистры устнавливать в нужное состояние, описывая это состояние в разделе описания переменных.
Возвращаясь к вашему случаю (якобы разному поведению начальной установки регистров по сформированному Вами ресету в случае загрузки по jtag и от ПЗУ) наверно дело во времени инициализации внешних интелектуальных устройств по отношению к FPGA