Книжка есть про это - "Основы интерактивной машинной графики" Дж.Фоли, А. вэн Дэм
аж 1985 года издания. Читать главу 11.

нет, практического опыта не имею, прикрыли эту тему синопсисы (баловался с systemC в DC 2005-го года).
википедия врет - инноватор и систем студио чисто верификационные тулзы

но тем не менее можно посмотреть
http://www.forteds.com/products/cynthesizer.asp
http://www.cadence.com/products/sd/silicon...es/default.aspx
http://www.mentor.com/products/esl/high_le...pult_synthesis/

есть у меня американские товарищи, которые ForteDS вполне успешно использовали

Ага, сразу вспоминается ветка про "устройство печати таблицы умножения" (3 строчки на Си).

Сообщение отредактировал Leka - Jun 16 2010, 17:04

Тему следует переименовать: «Напишите алгоритм Брезенхэма и кусочно-гладкой аппроксимации на hdl».
В чем конкретно затык, не понятно.

Вроде понятно - со стороны непонятно, неужели ПЛИСоводы до сих пор вручную расписывают все переходы в КА.

За всех не могу говорить, я все КА расписываю. Приведите «си-шную» аналогию, пожалуйста. У меня недостаточно опыта, чтобы ответить вам квалифицированно.
Думаю, ПЛИСоводы склонны экономить на ресурсах, поэтому вряд ли кто-то будет увлекаться поведенческим стилем там, где нужно делать 2d-акселерацию.

http://www.google.ru/search?hl=ru&neww...m+hdl+algorithm

Да. Расписывают. 


Мне вообще не понятно, почему этого делать не следует?
Экономия времени? Так этап "набора" кода занимает не более 5% общего количество времени, затраченного на разработку проекта.
Ну на сколько можно ускорить кодирование, перейдя на "Си"? На 20%, на 40%?


В итоге, сэкономите 1% или 2% от общего времени. И стоит оно того?
Лучше потратить время на совершенствование тех 20% действий,  которые отнимают 80% времени.  

Ну, вообще-то отладка программы написанной на Си выгодно отличается от отладки ассемблерной программы, как и само их написание. Это в качестве примера преимущества ЯВУ над ЯНУ.
Ускорение кодирования является следствием упрощения кодирования. Отсюда и отладка упрощается.
Попробуйте оспорить.

Эту аналогию и имел в виду.

Попробую 

Во-первых, для существенной разницы в отладки должна быть существенная разница в уровнях абстракций, которые предоставляют сравниваемые языки. Между V/SV и Си не такой разницы, как между Си и Asm.

Во-вторых, важно, как происходит отладка. При переходе от Asm к Си минимальный шаг отладки изменяется от инструкции ассемблера до инструкции языка Си. При переходе от HDL к Си минимальный шаг отладки все равно остается равен одному такту.

В-третьих, большое значение имеет развитие языка, который воспринимается, как высокоуровневый. На данном этапе поддержка Си-подобных описаний для синтеза находится в таком состоянии, что использование данного инструмента несет больше трудностей, чем преимуществ. Когда инструмент доработают-тогда и будем использовать. Пока это можно делать только из любопытства.



Из вышесказанного следует, что аналогия неуместна.

Из выше_сказанного вовсе не следует, что аналогия неуместна.

Речь ведь идет не о похожести языков Верилог и Си, которые, являясь языками высокого уровня, безусловно, схожи между собой. Но о самом подходе в описании логики.


Примером только показал, что некорректно выносить трудозатраты процесса отладки из контекста более мощного и развитого языка. Другой вопрос, что, как вы верно подметили, это пока не так.


Мне не понятно, что такое минимальный шаг отладки. Тем более «минимальный шаг отладки все равно остается равен одному такту».
Отладка ведь не шагами измеряется, и далеко не всегда делается по шагам.

А вообще это уже оффтоп, не имеющий прямого отношения к теме.

http://forum.ixbt.com/topic.cgi?id=48:1629:4790#4790
Попробуйте на "чистом" HDL написать такое устройство - большая часть времени уйдет на подробные объяснения синтезатору, что такое "последовательные" действия.
C 2D акселератором будет та-же проблема.

Для решения любой задачи есть свои наиболее подходящие средства. В конце концов никто не запрещает использовать в качестве 2d-акселератора множество АЛУ или GPU, как в рядовой графической карте, «прорисовку» делать на Си или Ассемблере. А вот попробуйте на Си описать наиоптимальный GPU под архитектуру конкретной ПЛИС (не описывая КА, сохраняя «высокий стиль»). ИМХО, не стоит сравнивать топор и молоток.

Знаете, я для таких задач буду использовать sed. Зачем мне это писать на HDL? Может мне еще GUI на Verilog начать писать?

Пишут же, и вполне успешно. Достаточно пробежаться по youtube.